SIEMENS

Datenbuch 1974/75 Band 1

Digitale Schaltungen MOS

SIEMENS

Digitale Schaltungen, MOS
Datenbuch 1974/75 Band 1

SIEMENS AKTIENGESELLSCHAFT

Liefermöglichkeiten und technische Änderungen vorbehalten.

Für die angegebenen Schaltungen, Beschreibungen und Tabellen wird keine Gewähr bezüglich der Freiheit von Rechten Dritter übernommen.

Herausgegeben vom Bereich Bauelemente, Vertrieb, 8000 München 80, Balanstraße 73

Digitale integrierte Schaltungen

Inhalt

			Seite
Typenübersicht über analoge integrierte Schaltungen			13
Hinweise zum Typenschlüssel für integrierte Schaltungen			14
Einbauhinweise für Plastik-Steckgehäuse, Flachgehäuse und Metallgehäuse			15
Zusammenstellung der Kurzzeichen			17
Verzeichnis und Vergleichstabelle für integrierte Schaltungen der Serie 7400 – FL 100			19
Allgemeine Angaben:		I. Logische Daten und Symbole	26
		II. Allgemeine Angaben zur Qualität digitaler integrierter Schaltungen	31
TTL-Serie (Transistor-Transistor-Logik)			34
Vorwort:		I. Beschreibung der statischen Daten	34
		II. Beschreibung der dynamischen Daten	39
		III. Störsicherheit	42
Allgemeine Angaben zur TTL-Serie FL 100			46
FLH 101 FLH 105	7400 8400	Vier NAND-Glieder mit je 2 Eingängen	48
FLH 111 FLH 115	7410 8410	Drei NAND-Glieder mit je 3 Eingängen	50
FLH 121 FLH 125	7420 8420	Zwei NAND-Glieder mit je 4 Eingängen	52
FLH 131 FLH 135	7430 8430	NAND-Glied mit 8 Eingängen	54
FLH 141 FLH 145	7440 8440	Zwei NAND-Leistungsglieder mit je 4 Eingängen	56
FLH 151 FLH 155	7450 8450	Zwei invertierende UND/ODER-Glieder mit je 2×2 Eingängen und Erweiterungsanschlüssen N_1 und N_2	58
FLH 161 FLH 165	7451 8451	Zwei invertierende UND/ODER-Glieder mit je 2×2 Eingängen ohne Erweiterungsanschlüsse	58
FLH 171 FLH 175	7453 8453	Invertierendes UND/ODER-Glied mit 4×2 Eingängen und Erweiterungsanschlüssen N_1 und N_2	60
FLH 181 FLH 185	7454 8454	Invertierendes UND/ODER-Glied mit 4×2 Eingängen ohne Erweiterungsanschlüsse	60
FLH 191 FLH 195	7402 8402	Vier NOR-Glieder mit je 2 Eingängen	62
FLH 191 S FLH 195 S	7402 S1 8402 S1	wie FLH 191/195, jedoch Ausgang 6,5 V/500 µA	62
FLH 201 FLH 205	7401 8401	Vier NAND-Glieder mit je 2 Eingängen und offenem Kollektor	64

		Seite
FLH 201 S 7401 S1 FLH 205 S 8401 S1	wie FLH 201/205, jedoch Ausgang 15 V/250 µA	64
FLH 201 T 7401 S3 FLH 205 T 8401 S3	wie FLH 201/205, jedoch Ausgang 5,5 V/50 µA	64
FLH 211 7404 FLH 215 8404	Sechsfacher Inverter	66
FLH 221 7480 FLH 225 8480	1-Bit-Volladdierer	68
FLH 231 7482 FLH 235 8482	2-Bit-Volladdierer	70
FLH 241 7483 FLH 245 8483	4-Bit-Volladdierer	72
FLH 251 4929 FLH 255 49829	Zwei NAND-Glieder mit je 2 Eingängen und 4 Inverter	74
FLH 271 7405 FLH 275 8405	Sechs Inverter mit offenem Kollektor	76
FLH 271 S 7405 S1 FLH 275 S 8405 S1	wie FLH 271/275 jedoch Ausgang 15 V/250 µA	76
FLH 271 T 7405 S3 FLH 275 T 8405 S3	wie FLH 271/275 jedoch Ausgang 5,5 V/50 µA	76
FLH 281 7442 FLH 285 8442	BCD-Dezimal-Dekoder	78
FLH 291 7403 FLH 295 8403	Vier NAND-Glieder mit je 2 Eingängen und offenem Kollektor . .	80
FLH 291 S 7403 S1 FLH 295 S 8403 S1	wie FLH 291/295, jedoch Ausgang 15 V/250 µA	80
FLH 291 T 7403 S3 FLH 295 T 8403 S3	wie FLH 291/295, jedoch Ausgang 5,5 V/50 µA	80
FLH 291 U 7426 FLH 295 U 8426	Vier NAND-Glieder mit je 2 Eingängen und offnem Kollektorausgang mit 15 V/50 µA	82
FLH 321 4930 FLH 325 49830	Vier NAND-Leistungsglieder mit je 2 Eingängen	84
FLH 331 4931 FLH 335 49831	Zwei NAND-Glieder mit je 5 Eingängen	86
FLH 341 7486 FLH 345 8486	Vier Exklusiv-ODER-Glieder mit je 2 Eingängen	88
FLH 351 7413 FLH 355 8413	Zwei NAND-Schmitt-Trigger mit je 4 Eingängen	90
7414 8414	Sechs NAND-Schmitt-Trigger mit je 1 Eingang	90

		Seite
FLH 361 / FLH 365	7443 / 8443	Excess-3-Dezimal-Dekoder 94
FLH 371 / FLH 375	7444 / 8444	Excess-3-Gray-Dezimal-Dekoder 96
FLH 381 / FLH 385	7408 / 8408	Vier UND-Glieder mit je 2 Eingängen 98
FLH 391 / FLH 395	7409 / 8409	Vier UND-Glieder mit je 2 Eingängen und offenem Kollektor . . 98
FLH 391 T / FLH 395 T	7409 S1 / 8409 S1	wie FLH 391/395, jedoch Ausgang 15 V/250 µA 98
FLH 401 / FLH 405	74181 / 84181	4-Bit-Arithmetische-Logikeinheit (Rechenelement) . . . 100
FLH 411 / FLH 415	74182 / 84182	Übertragseinheit für Rechenelement . 107
FLH 421 / FLH 425	74180 / 84180	8-Bit-Paritätsprüfer 110
FLH 431 / FLH 435	7485 / 8485	4-Bit-Komparator 112
FLH 441 / FLH 445	74H87 / 84H87	4-Bit-Komplementbilder 114
FLH 451 / FLH 455	74H183 / 84H183	Zwei schnelle 1-Bit-Volladdierer 116
FLH 461 / FLH 465	4934 / 49834	Sechs Inverter mit Erweiterungseingang und offenem Kollektor . 118
FLH 471 / FLH 475	4935 / 49835	Sechs Inverter mit Erweiterungseingang 118
FLH 481 / FLH 485	7406 / 8406	Sechs invertierende Treiberstufen mit offenem Kollektorausgang mit 30 V/40 mA 120
FLH 481 T / FLH 485 T	7416 / 8416	Sechs invertierende Treiberstufen mit offenem Kollektorausgang mit 15 V/40 mA 120
FLH 491 / FLH 495	7407 / 8407	Sechs Treiberstufen mit offenem Kollektorausgang mit 30 V/40 mA 122
FLH 491 T / FLH 495 T	7417 / 8417	Sechs Treiberstufen mit offenem Kollektorausgang mit 15 V/40 mA 122
FLH 501 / FLH 505	7412 / 8412	Drei NAND-Glieder mit je 3 Eingängen und offenem Kollektor . . 124
FLH 511 / FLH 515	7423 / 8423	Zwei NOR-Glieder mit je 4 Eingängen, Strobe und Erweiterungsanschlüssen N_1 und N_2 125
FLH 521 / FLH 525	7425 / 8425	Zwei NOR-Glieder mit je 4 Eingängen und Strobe ohne Erweiterungsanschlüsse 125
FLH 531 / FLH 535	7437 / 8437	Vier NAND-Leistungsglieder mit je 2 Eingängen und Darlington-Ausgang 127

			Seite
FLH 541 FLH 545	7438 8438	Vier NAND-Leistungsglieder mit je 2 Eingängen und offenem Kollektor	127
FLH 551 FLH 555	7448 8448	BCD-7-Segment-Dekoder	129
FLH 561 FLH 565	74184 84184	6-Bit-BCD-Binär-Umsetzer	132
FLH 571 FLH 575	74185A 84185A	6-Bit-Binär-BCD-Umsetzer	132
FLH 601 FLH 605	74132 84132	Vier NAND-Schmitt-Trigger mit je 2 Eingängen	90
FLH 611 FLH 615	7422 8422	Zwei NAND-Glieder mit je 4 Eingängen und offenem Kollektor	137
FLH 621 FHL 625	7427 8427	Drei NOR-Glieder mit je 3 Eingängen	139
FLH 631 FLH 635	7432 8432	Vier ODER-Glieder mit je 2 Eingängen	141
FLH 641 FLH 645	49703 59803	Sechs Verzögerungsglieder	143
FLH 661 FLH 665	7428 8428	Vier NOR-Glieder mit je 2 Eingängen	148
FLH 731 FLH 735	49713 49813	Zwei NAND-Schmitt-Trigger mit je 3 Eingängen und hoher Eingangsimpedanz	146
FLH 731T FLH 735T	49713S1 49813S1	Zwei NAND-Schmitt-Trigger mit je 3 Eingängen und hoher Eingangsimpedanz	146
	7433 8433	Vier NOR-Glieder mit je 2 Eingängen und offenem Kollektor	148
	74128 84128	Vier NOR-Treiber mit je 2 Eingängen für 50-Ω-Leitungen	148
	7483A 8483A	4-Bit-Volladdierer	151
	74283 84283	4-Bit-Volladdierer	151
	74125 84125	Vier UND-Stufen mit je 1 Eingang, Kontrolleingang und 3 Ausgangszuständen	153
	74126 84126	Vier UND-Stufen mit je Eingang, Kontrolleingang und 3 Ausgangszuständen	153
	74136 84136	Vier Exklusiv-ODER-Glieder mit je 2 Eingängen und offenem Kollektor	156
	74147 84147	4-Bit-Dezimal-BCD-Umsetzer	158
	74148 84148	3-Bit-Dezimal-BCD-Umsetzer	158

			Seite
FLJ 101 FLJ 105	7470 8470	JK-Flipflop mit je 3 Eingängen	161
FLJ 111 FLJ 115	7472 8472	JK-Master-Slave-Flipflop	163
FLJ 121 FLJ 125	7473 8473	Zwei JK-Master-Slave-Flipflop mit Rückstelleingang	165
FLJ 131 FLJ 135	7476 8476	Zwei JK-Master-Slave-Flipflop mit Stell- und Rückstelleingang	167
FLJ 141 FLJ 145	7474 8474	Zwei D-Flipflop	169
FLJ 151 FLJ 155	7475 8475	Vier D-Flipflop	171
FLJ 161 FLJ 165	7490A 8490A	Dezimalzähler	173
FLJ 171 FLJ 175	7492A 8492A	Teiler durch Zwölf	176
FLJ 181 FLJ 185	7493A 8493A	4-Bit-Binärzähler	178
FLJ 191 FLJ 195	7495A 8495A	4-Bit-Umkehrschieberegister	180
FLJ 201 FLJ 205	74190 84190	Dezimaler Umkehrzähler	183
FLJ 211 FLJ 215	74191 84191	Binärer 4-Bit-Umkehrzähler	186
FLJ 221 FLJ 225	7491A 8491A	8-Bit-Serienschieberegister	189
FLJ 231 FLJ 235	7494 8494	4-Bit-Schieberegister mit Paralleleingabe	191
FLJ 241 FLJ 245	74192 84192	Dezimaler Umkehrzähler mit getrennten Takteingängen	194
FLJ 251 FLJ 255	74193 84193	Binärer 4-Bit-Umkehrzähler mit getrennten Takteingängen	197
FLJ 261 FLJ 265	7496 8496	5-Bit-Schieberegister	200
FLJ 271 FLJ 275	74107 84107	Zwei JK-Master-Slave-Flipflop	203
FLJ 281	74104	JK-Master-Slave-Flipflop mit JK-Eingang	205
FLJ 291	74105	JK-Master-Slave-Flipflop mit $\overline{J}$, $\overline{K}$ und JK-Eingängen	205
FLJ 301 FLJ 305	74100 84100	Acht-D-Flipflop	207
FLJ 311 FLJ 315	74198 84198	Universelles 8-Bit-Schieberegister mit umkehrbarer Schieberichtung	209

			Seite
FLJ 321 FLJ 325	74199 84199	Universelles 8-Bit-Schieberegister	209
FLJ 331	7497	Synchroner, programmierbarer 6-Bit-Frequenzteiler	217
FLJ 341 FLJ 345	74110 84110	JK-Master-Slave-Flipflop mit Eingangssperre	220
FLJ 351 FLJ 355	74111 84111	Zwei JK-Master-Slavel-Fipflop mit Eingangssperre sowie Stell- und Rückstelleingängen	222
FLJ 361 FLJ 365	74118 84118	Sechs RS-Flipflop mit gemeinsamen Rückstelleingang	224
FLJ 371 FLJ 375	74119 84119	Sechs RS-Flipflop mit getrenntem Rückstelleingang	224
FLJ 381 FLJ 385	74196 84196	Dezimalzähler für 50 MHz	226
FLJ 391 FLJ 395	74197 84197	4-Bit-Binärzähler für 50 MHz	226
FLJ 401 FLJ 405	74160 84160	Synchroner Dezimalzähler mit Stelleingängen und taktunabhängigem Rückstelleingang	230
FLJ 411 FLJ 415	74161 84161	Synchroner 4-Bit-Binärzähler mit Stelleingängen und taktunabhängigem Rückstelleingang	230
FLJ 421 FLJ 425	74162 84162	Synchroner Dezimalzähler mit Stelleingängen und taktabhängigem Rückstelleingang	230
FLJ 431 FLJ 435	74163 84163	Synchroner 4-Bit-Binärzähler mit Stelleingängen und taktabhängigem Rückstelleingang	230
FLJ 441 FLJ 445	74164 84164	8-Bit-Schieberegister mit Parallelausgabe	235
FLJ 451 FLJ 455	74165 84165	8-Bit-Schieberegister mit Paralleleingabe	238
FLJ 461 FLJ 465	74166 84166	Universelles 8-Bit-Schieberegister	209
FLJ 471	74167	Programmierbarer Dezimalfrequenzteiler	241
FLJ 481 FLJ 485	4932 49832	Zwei 8-Bit Serienschieberegister	244
FLJ 491 FLJ 495	49702 49802	Vier D-Flipflop mit gemeinsamem Rückstelleingang	246
FLJ 501 FLJ 505	49704 49804	Zwei 4-Bit-Binärzähler für 50 MHz	248
FLJ 511 FLJ 515	49705 49805	Zwei Dezimalzähler für 50 MHz	248
FLJ 521 FLJ 525	74115 84115	Zwei JK-Master-Slave-Flipflop mit Eingangssperre und Rückstelleingängen	222

			Seite
FLJ 531 FLJ 535	74174 84174	Sechs D-Flipflop mit Rückstelleingang	250
FLJ 541 FLJ 545	74175 84175	Vier D-Flipflop mit Rückstelleingang	250
FLJ 551 FLJ 555	74194 84194	Synchrones 4-Bit-Parallelschieberegister mit umkehrbarer Schieberichtung	252
FLJ 561 FLJ 565	74195 84195	Synchrones 4-Bit-Parallelschieberegister mit J-K-Eingängen	255
	74109 84109	Zwei JK-Flipflop mit Stell- und Rückstelleingängen	258
	74173 84173	Vier *Q*-Flipflop mit 3 Ausgangszuständen	260
	74176 84176	Dezimalzähler für 35 MHz	263
	74177 84177	4-Bit-Binärzähler für 35 MHz	263
	74178 84178	4-Bit-Parallelschieberegister	267
	74179 84179	4-Bit-Parallelschieberegister	267
	74278	4-Bit-Prioritäts-Register	269
	74279	Vier RS-Flipflop mit getrenntem Rückstelleingang	271
	74298	Vierfach 2-Bit-Datenselektor mit Speicher	273
FLK 101 FLK 105	74121 84121	Monostabile Kippstufe	275
FLK 111 FLK 115	74122 84122	Nachtriggerbare monostabile Kippstufe mit Rückstelleingang	278
FLK 121 FLK 125	74123 84123	Zwei nachtriggerbare monostabile Kippstufen mit Rückstelleingang	278
FLL 101	74141	BCD-Dezimal-Dekoder und Treiber für Ziffernanzeigeröhren	281
FLL 111 FLL 115	7445 8445	BDC-Dezimal-Dekoder und Treiber mit offenem Kollektorausgang mit 30 V/80 mA	283
FLL 111T FLL 115T	74145 84145	wie FLL 111/115, jedoch Ausgang 15 V/80 mA	283
FLL 121 FLL 125	7446 8446	BDC-7-Segment-Dekoder und Treiber mit offenem Kollektorausgang mit 30 V/20 mA	285
FLL 121T FLL 125T	7447 8447	wie FLL 121, jedoch Ausgang 15 V/20 mA	285
FLL 121U FLL 125U	7446A 8446A	wie FLL 121, jedoch Ausgang 30 V/40 mA	285
FLL 121V FLL 125V	7447A 8447A	wie FLL 121, jedoch Ausgang 15 V/40 mA	285

			Seite
FLL 131 FLL 135	49700 49800	Zwei UND-Leistungstreiber für 30 V/400 mA und zwei NAND-Glieder mit je 2 Eingängen	289
FLL 131T FLL 135T	49700S1 49800S1	wie FLL 131/135, jedoch für 65 V/400 mA	289
FLL 141 FLL 145	49701 49801	Vier Leistungstreiber für 30 V/130 mA	291
FLL 141T FLL 145T	49701S1 49801S1	wie FLL 141/145, jedoch für 65 V/130 mA	291
FLL 151	74142	Dezimalzähler, Speicher, Dekoder und Treiber für Ziffernanzeigeröhren	293
FLL 171 FLL 175 FLL 171T FLL 175T	74143 84143 74144 84144	4-Bit-Binärzähler, Speicher, 7-Segment-Dekoder und Treiber . .	295
FLQ 101 FLQ 105	7489 8484	64-Bit-Schreib-Lese-Speicher mit offenen Kollektorausgängen .	299
FLQ 111 FLQ 115	7481A 8481A	16-Bit-Schreib-Lese-Speicher mit direktem Zugriff	302
FLQ 121 FLQ 125	7484A 8484A	16-Bit-Schreib-Lese-Speicher mit direktem Zugriff und 2 weiteren Schreib-Eingängen	302
FLQ 131 FLQ 135	74170 84170	16-Bit-Schreib-Lese-Speicher mit Wörtern zu je 4 Bit	304
FLQ 141	74200	256-Bit-Schreib-Lese-Speicher mit 3 Ausgangszuständen . . .	307
	74172 84172	16-Bit-Schreib-Lese-Speicher mit mehrfacher Ein- und Ausgabe und 3 Ausgangszustände	309
FLR 101 FLR 105	7488A 8188A	256-Bit-Festwertspeicher	313
FLR 111	74187	1024-Bit-Festwertspeicher	317
FLR 121		Programmierbarer 256-Bit-Festwertspeicher	321
FLR 131		Programmierbarer 1024-Bit-Festwertspeicher	325
FLY 101 FLY 105	7460 8460	Erweiterungsglied für FLH 151, FLH 171 und FLH 511 . . . . . Erweiterungsglied für FLH 155, FLH 175 und FLH 515	327 327
FLY 111 FLY 115	74150 84150	16-Bit-Datenselektor/Multiplexer	329
FLY 121 FLY 125	74151 84151	8-Bit-Datenselektor/Multiplexer	332
FLY 131 FLY 135	74153 84153	Zweifach 4-Bit-Datenselektor/Multiplexer	335
FLY 141 FLY 145	74154 84154	4-Bit-Binärdekoder/Demultiplexer	337
FLY 151 FLY 155	74155 84155	Zwei 2-Bit-Binärdekoder/Demultiplexer	340

Seite

FLY 161 FLY 165	74156 84156	Zwei 2-Bit-Binärdekoder/Demultiplexer mit offenem Kollektor	340
FLY 171 FLY 175	74157 84157	Vierfach 2-Bit-Datenselektor/Multiplexer	343
FLY 181 FLY 185	74120 84120	Zweifach Impuls-Synchronisierer	345
	74284 74285	Zweifach 4-Bit-Parallel-Multiplizierer	348

Gehäuse-Bauform der TTL-Serie 351
FL 100-Prüfschaltungen 351

2. ECL-Serie (Emitter coupled Logic) 365
Allgemeine Angaben 365

FYH 104	NOR/OR-Glied mit acht Eingängen	366
FYH 114	Vier NOR-Glieder mit je zwei Eingängen	366
FYH 124, FYH 134,	Zwei NOR/OR-Glieder mit je vier Eingängen	366

3. LSL-Serie (Langsame, Störsichere Logik) 372
I. Beschreibung der statischen Daten 372
II. Beschreibung der dynamischen Daten 375
Allgemeine Angaben zur LSL-Serie FZ 100 381

FZH 101, FZH 105,	Vier NAND-Glieder mit je zwei Eingängen	382
FZH 111, FZH 115,	Vier NAND-Glieder mit je zwei Eingängen und N-Anschluß	382
FZH 121, FZH 125,	Zwei NAND-Glieder mit je fünf Eingängen	382
FZH 131, FZH 135,	Zwei NAND-Glieder mit je fünf Eingängen und N-Anschluß	382
FZH 141, FZH 145,	Zwei NAND-Leistungsglieder mit je fünf Eingängen u. N-Anschluß	387
FZH 151, FZH 155,	Zwei UND/ODER-Kombinationsglieder mit N-Anschluß	388
FZH 161, FZH 165,	LSL-TTL-Pegelumsetzer	392
FZH 171, FZH 175,	Zwei NAND-Glieder mit je 4 Eingängen, Erweiterungseingang und N-Anschluß	382
FZH 181, FZH 185,	TTL-LSL-Pegelumsetzer	396
FZH 191, FZH 195,	Drei NAND-Glieder mit je 3 Eingängen und N-Anschluß	398
FZH 201, FZH 205,	Sechs Inverter mit Strobeeingängen	398
FZH 211, FZH 215,	Vier NAND-Glieder mit je 2 Eingängen, offenem Kollektor und N-Anschluß	402
FZH 231, FZH 235,	Zwei NAND-Glieder mit je 5 Eingängen, offenem Kollektor und N-Anschluß	402
FZH 241, FZH 245,	Zwei NAND-Schmitt-Trigger mit je 4 Eingängen Erweiterungseingang und N-Anschluß	406
FZH 251, FHZ 255,	Vier UND-Glieder mit je 2 Eingängen und N-Anschluß	409
FZH 261, FZH 265,	Zwei NAND-Glieder mit je 2 Eingängen und vier Inverter	409
FZH 271, FZH 275,	Vier exklusiv-ODER-Glieder mit je 2 Eingängen und N-Anschluß	409
FZH 281, FZH 285,	Vier NOR-Glieder mit je 2 Eingängen und N-Anschluß	409
FZH 291, FZH 295,	Vier ODER-Glieder mit je 2 Eingängen und N-Anschluß	409

Seite

FZJ 101, FZJ 105, JK-Master-Slave Flipflop mit je zwei J- und K-Eingängen und N-Anschlüssen an Slave 416
FZJ 111, FZJ 115, JK-Master-Slave Flipflop mit N-Anschlüssen an Master und Slave 416
FZJ 121, FZJ 125, Zwei JK-Master-Slave Flipflops mit Stell- und Rückstelleingängen 420
FZJ 131, FZJ 135, Vier D-Flipflop 424
FZJ 141, FZJ 145, Synchroner Dezimal-Zähler mit Stell- und Rückstelleingängen und N-Anschluß 427
FZJ 151, FZJ 155, Synchroner 4-Bit-Binär-Zähler mit Stell- und Rückstelleingängen und N-Anschluß 427
FZJ 161, FZJ 165, Synchroner 4-Bit-Schieberegister mit Stell- und Rückstelleingängen und N-Anschluß 433
FZK 101, FZK 105, Zeitglied mit N-Anschluß 437
FZL 101, BCD-Dezimal-Dekoder-Treiber für Zifferanzeigeröhren 442
Prüfschaltungen, FZ 100-Serie 446
Gehäuse-Bauformen der LSL-Serie 460

4. Digitale Sonderbausteine:
SAS 201 Magnetisch betätigter kontaktloser Schalter 462
SAS 211 Magnetisch betätigter kontaktloser Schalter 464

5. MOS-Serie (Metall-Oxid-Silizium)
Allgemeine Angaben zu den MOS-Metall-Oxid-Silizium-Schaltungen 467
Schutzmaßnahmen für MOS-Schaltungen 468
Zusammenstellung verwendeter Formelzeichen für MOS-Schaltungen 469
Gehäusebauformen der MOS-Serie 473
Arbeitsablauf bei kundenspezifischen MOS-Entwicklungen 476

Schaltkreis-Typen
FDN 141 A Programmierbares dynamisches 256 Bit-Schieberegister mit 2 Takteingängen 477
FDN 151 A Programmierbares dynamisches 256 Bit-Schieberegister mit 1 Takteingang 481
GDR 101, GDR 106 2048, 2240, 2304 Bit-Festwertspeicher 485
SAJ 131, SAJ 135 Statischer Frequenzteiler 1000:1 507
SAJ 131 A, SAJ 135 A Statischer Frequenzteiler 1000:1 mit externem Rückstelleingang . 507
SAJ 131-I, SAJ 135-I Statischer Frequenzteiler 1000:1 510
SAJ 131 A-I, SAJ 135 A-I Statischer Frequenzteiler 1000:1 mit externem Rückstelleingang 510
SAJ 410 7stufiger Frequenzteiler 514

Geschäftsstellen-Verzeichnis 516

Typenübersicht über analoge integrierte Schaltungen

A. Für Anwendungen im Entertainmentsektor

TAA 131	Dreistufiger NF-Verstärker
TAA 630 S	Synchron-Demodulator
TAA 991 D	AM/FM-ZF-Verstärker (Dil-Gehäuse, 14 Anschl.)
TAA 991 Q	AM/FM-ZF-Verstärker (Qil-Gehäuse, 14 Anschl.)
TBA 120	FM-ZF-Verstärker und Demodulator (Dil-Gehäuse, 14 Anschl.)
TBA 120 A	FM-ZF-Verstärker und Demodulator (Qil-Gehäuse, 14 Anschl.)
TBA 120 S	FM-ZF-Verstärker und Demodulator (Dil-Gehäuse, 14 Anschl.)
TBA 120 AS	FM-ZF-Verstärker und Demodulator (Qil-Gehäuse, 14 Anschl.)
TBA 120 T	FM-ZF-Verstärker und Demodulator (Dil-Gehäuse, 14 Anschl.)
TBA 120 U	FM-ZF-Verstärker und Demodulator (Dil-Gehäuse, 14 Anschl.)
TBA 400	Regelbarer Breitbandverstärker (Metallgehäuse 5J10 DIN 41873)
TBA 400 D	Regelbarer Breitbandverstärker (Dil-Gehäuse, 14 Anschl.)
TBA 440 P	Video-ZF-Baustein für Schwarz/Weiß- und Farbfernsehgeräte (Regelung für pnp-Tuner)
TBA 440 N	Video-ZF-Baustein für Schwarz/Weiß- und Farbfernsehgeräte (Regelung für npn-Tuner)
TBA 450 N	Stereodekoder (Dil-Gehäuse, 14 Anschl.)
TBA 460	AM/FM-ZF- und NF-Verstärker (Dil-Gehäuse, 16 Anschl.)
TBA 460 Q	AM/FM-ZF- und NF-Verstärker (Qil-Gehäuse, 16 Anschl.)
TBA 500 P	Leuchtdichte-Kombination (mit positiv gehendem Istwert)
TBA 500 N	Leuchtdichte-Kombination (mit negativ gehendem Istwert)
TBA 510	Farbart-Kombination
TBA 520	Synchron-Demodulator
TBA 530	RGB-Schaltung
TBA 540	Referenz-Schaltung
TBA 560 C	Leuchtdichte- und Farbart-Kombination
TBA 920	Horizontalkombination
TBA 970	Video-Verstärker-Schaltung
TCA 440	AM-Empfänger-Schaltung
TCA 890	AFC-Schaltung mit Referenz-Spannungselement
SAS 560 S, 570 S	Schaltverstärker für 4 Berührungstasten
SAS 580, SAS 590	Schaltverstärker für 4 Berührungstasten
S 041 P, S 041 E	FM-ZF-Verstärker mit Demodulator
S 042 P, S 042 E	Mischer
UAA 170	Ansteuerbaustein für LED-Zeilen

B. für Anwendungen im Industriesektor

Vorwort zu Operationsverstärkern
TAA 521, TAA 521 A, TAA 522, Operationsverstärker
TAA 721, TAA 722 Breitbandverstärker

TAA 761, TAA 761 A, TAA 765, TAA 765 A, Operationsverstärker
TAA 761 W, TAA 765 W, Operationsverstärker
TAA 762, Operationsverstärker
TAA 861, TAA 861 A, TAA 861 W, TAA 865, TAA 865 A, TAA 865 W, Operationsverstärker
TAA 862, TAA 862 F, Operationsverstärker
TBA 221, TBA 221 A, TBA 221 B, TBA 221 W, Operationsverstärker
TBA 222, Operationsverstärker
TBA 830 G, TBA 830 R Mikrophonverstärker
TCA 105, TCA 105 B, Schwellwertschalter
TCA 105 W, TCA 105 B, Schwellwertschalter
TCA 315 A, Operationsverstärker
TCA 315 A, Operationsverstärker
TCA 335, Operationsverstärker mit Darlington-Eingang
TCA 345 A, Schwellwertschalter
TCA 671, TCA 871 Transistor-Array
S 0255 Drehzahlregler
P 1 Aktiver Matrixpunkt

Hinweise zum Typenschlüssel für integrierte Schaltungen

(Proelectron-Schlüssel)

Die Typenkennzeichnung digitaler integrierter Schaltungen setzt sich folgendermaßen zusammen:

FL	H	10	5	S
Serienbez.	Funktion	Nummer	Temperatur	Variante

Die Serienbezeichnung für digitale Schaltungen wird variiert: FL, FZ, GD, ...
Für digitale Einzeltypen gilt die Serienbezeichnung SA, SB, ... und für Typen, die analoge und digitale Signale verarbeiten, die Bezeichnung UA, UB, ...

Der Funktionsbuchstabe bedeutet:

H	Logische Verknüpfung	Q	Speichermatrix
J	Folgegesteuerte Logik (statisch)	R	Festwertspeicher
K	Monostabile Schaltung	S	Leseverstärker mit digitalem Ausgang
L	Pegelumsetzer	Y	Verschiedene Schaltungen außerhalb H bis S
N	Folgegesteuerte Logik (dynamisch)		

Die Seriennummer ist fortlaufend von 10 ... 99.

Die Variante gibt an, daß diese Schaltung elektrisch oder mechanisch vom Original abweicht.

Die Temperaturkennzahl gibt den Betriebstemperaturbereich an. Sie lautet:

Kennzahl nach bish. Schlüssel	Temperaturbereich	Kennzahl nach neuem Schlüssel
0	nicht festgelegt	
1	0 bis 70 °C	B
2	–55 bis 125 °C	C
3	–10 bis 85 °C	–
4	15 bis 55 °C	–
5	–25 bis 85 °C	E
6	–40 bis 85 °C	F
–	–25 bis 70 °C	D

1973 wurde der Typenschlüssel für integrierte Schaltungen geändert. Dabei unterscheidet sich die neue Bezeichnung vom bisher gültigen Schlüssel:
1. durch die Angabe des Temperaturbereiches mit einem Buchstaben in der Serienbezeichnung
2. durch die Verwendung einer bereits eingeführten Typennummer als Seriennummer.

Beispiel:

GX	B	10000	A
Serienbez.	Temperatur	Nummer	Variante

Einbauhinweise

1. Plastik-Steckgehäuse

Plastik-Steckgehäuse werden auf der dem Gehäuse abgewandten Plattenseite gelötet.
Die Anschlußfahnen der Gehäuse sind um 90° nach unten abgebogen und passen in ein Lochraster von 2,54 mm, Lochkreisdurchmesser 0,7 bis 0,9 mm. Das Maß X ist der entsprechenden Bauformzeichnung zu entnehmen.
Der Gehäuseboden berührt nach dem Einsetzen die Leiterplatte nicht, weil die Anschlußfahnen kurz vor dem Gehäuse breiter werden (siehe Bild).
Nach dem Einsetzen des Gehäuses in die Leiterplatte ist es vorteilhaft, zwei Anschlußenden in einem Winkel von ca. 30° zur Leiterplatte abzubiegen, während des Lötvorganges braucht dann das Gehäuse nicht auf die Leiterplatte gepreßt werden.
Die maximal zulässige Löttemperatur beträgt bei Handlöten 265 °C (max. 10 s) und bei Tauchlöten 240 °C (max. 4 s).



2. Flachgehäuse

a) Lötung auf der dem Gehäuse abgewandten Seite.
Die Anschlußdrähte werden um 90° nach unten gebogen und in die Bohrungen 0,6 bis 0,8 mm ⌀ der Leiterplatte eingesetzt. Das Maß X ist dabei der zugehörigen Bauformzeichnung zu entnehmen. Das rechtwinklige Kröpfen der Anschlußdrähte ist bis zu einem Abstand von 0,8 mm vom Gehäuse zulässig (Bild 1).
Die Lötung der Anschlußdrähte kann durch Tauch- oder Kolbenlötung erfolgen. Bei einer Badtemperatur von 250 °C darf die Lötzeit max. 5 s, bei 300 °C max. 2 s betragen.
Nach dem Einsetzen des Gehäuses in die Leiterplatte ist es vorteilhaft, zwei (oder auch alle) Anschlußenden in einem Winkel von ca. 30° zur Leiterplatte abzubiegen (Bild 1), das Gehäuse braucht dann nicht während des Lötvorganges an die Leiterplatte gepreßt werden. Das Kürzen zu langer Anschlußdrähte soll vor dem Löten erfolgen.



Biegeradien 0,1 mm

Bild 1

b) Bei Lötung auf der Plattenseite (Bild 2) braucht die Leiterplatte nicht durchbohrt sein. Die Verbindung mit den Leiterbahnen kann durch Kolbenlötung oder Schweißung erfolgen.

Die max. Lötzeiten, bei einem Lötabstand von $l \geqq 1{,}5$ mm, betragen bei einer Kolbentemperatur von 250 °C t_{max} = 15 s, 300 °C t_{max} = 12 s, und 350 °C t_{max} = 7 s.



Bild 2

3. Gehäuse 5H8 DIN 41873 und ähnliche Gehäuse mit 8, 10 und 12 ausgeführten Anschlußenden

Die Einbaulage des Gehäuses ist beliebig. Die Anschlußenden dürfen bis zu einem Abstand von 1,5 mm vom Gehäuseboden gekröpft werden entsprechend dem Lochraster (Bild 3).
Zulange Anschlußenden sollen vor dem Löten gekürzt werden.
Die Lötung kann durch Kolben- oder Tauchlötung erfolgen.

Die max. Lötzeit beträgt bei Tauchlötung mit 250 °C Badtemperatur t_{max} = 5 s
mit 300 °C Badtemperatur t_{max} = 4 s
und bei Kolbenlötung mit 250 °C Kolbentemperatur t_{max} = 15 s
mit 300 °C Kolbentemperatur t_{max} = 12 s
mit 350 °C Kolbentemperatur t_{max} = 8 s (gilt nicht für MOS-Bauteile)

Bei **MOS-Bauteilen** ist darauf zu achten, daß zwischen Lötbad bzw. Lötkolben und Platine keine Ströme fließen können. Es wird daher empfohlen, die zu lötenden Anschlüsse und das Lötbad bzw. den Lötkolben an Masse zu legen.

Beim Vorbereiten und Einsetzen in die Platine sollen die MOS-Schaltungen vor statischer Aufladung geschützt werden. Auf keinen Fall dürfen die MOS-Bauteile bei eingeschalteter Betriebsspannung aus der Schaltung entnommen werden bzw. in die Schaltung eingefügt werden.

Biegeradien 0,5 mm





Bild 3

Alphabetische Zusammenstellung der verwendeten Kurzzeichen

für analoge und digitale Schaltungen (für MOS-Schaltungen siehe MOS-Symbole)

b	Impulsdauer
B	Stromverstärkung
B	Bandbreite
F_I	Eingangslastfaktor
F_Q	Ausgangslastfaktor
F_{QH}	H-Ausgangslastfaktor
F_{QL}	L-Ausgangslastfaktor
f_G	Grenzfrequenz
f_e	Eingangsfrequenz
f_Z	maximale Zählfrequenz
I_{ges}	Gesamtstromaufnahme
I_I	Eingangsstrom
I_{IH}	H-Eingangsstrom
I_{IL}	L-Eingangsstrom
$I_{N1}, I_{N2},$	Eingangsstrom im Knotenpunkt N
I_Q	Ausgangssperrstrom
I_Q	Kurzschlußausgangsstrom
I_{QH}	H-Ausgangsstrom
I_{QL}	L-Ausgangsstrom
I_{SH}	H-Speisestrom
I_{SL}	L-Speisestrom
O_S	Masse, Erde
P	Leistungsverbrauch
P_D	Leerlaufleistungsverbrauch
P_{tot}	Gesamtverlustleistung
P_Q	Ausgangsleistung
R_G	Generatorwiderstand
R_I	Eingangswiderstand
R_K	Kollektorarbeitswiderstand
R_L	Lastwiderstand
R_P	Abgleichwiderstand
R_{thSG}	Wärmewiderstand (System – Gehäuse)
R_{thSU}	Wärmewiderstand (System – Luft)
t_d	Impulsverzögerung
T_G	Gehäusetemperatur
t_H	Haltezeit
t_I	Eingangsimpulsdauer
T_j	Sperrschichttemperatur
t_n	Zeitpunkt vor dem Taktimpuls
t_{n+1}	Zeitpunkt nach dem Taktimpuls
t_P	mittlere Signal-Laufzeit
t_{PHL}	Signal-Laufzeit (von H nach L)
$t_{PHLR,S}$	Signal-Laufzeit (Stell-Rückstelleingang)
t_{PHLT}	Signal-Laufzeit (Takteingang)
t_{PD}	Paarlaufzeit
t_{PLH}	Signal-Laufzeit (von L nach H)
$t_{PLHR,S}$	Signal-Laufzeit (Stell-Rückstelleingang)
t_{PLHT}	Signal-Laufzeit (Takteingang)
t_{pR}	Rückstellimpulsdauer
$t_{PR,S}$	mittlere Signal-Laufzeit (Stell-Rückstelleingang)

t_{pS}	Stellimpulsdauer
t_{pT}	mittlere Signal-Laufzeit (Takteingang)
t_{pT}	Taktimpulsdauer
t_{pZ}	Zählimpulsdauer
t_Q	Ausgangsimpulsdauer
T_S	Lagertemperatur
T_U	Umgebungstemperatur
t_t	Totzeit
t_{THL}	Signal-Übergangszeit (von H nach L)
t_{TLH}	Signal-Übergangszeit (von L nach H)
T_U	Betriebstemperatur
t_V	Vorbereitungszeit
t_{VH}	H-Vorbereitungszeit
t_{VHl}	H-Vorbereitungszeit, Schiebetakt links
t_{VHr}	H-Vorbereitungszeit, Schiebetakt rechts
t_{VL}	L-Vorbereitungszeit
t_{VLl}	L-Vorbereitungszeit, Schiebetakt links
t_{VLr}	L-Vorbereitungszeit, Schiebetakt rechts
U_{BE}	Basis-Emitter-Spannung
U_{DE}	Differenz-Eingangsspannung
U_{eG}	Eingangsgleichtaktspannung
U_F	Funktionsbereich
U_I	Eingangsspannung
U_{IH}	H-Eingangsspannung
U_{IL}	L-Eingangsspannung
U_Q	Ausgangsspannung
U_{QH}	H-Ausgangsspannung
$\overline{U_{QH}}$	Komplement zur Ausgangsspannung U_{QH}
U_{QL}	L-Ausgangsspannung
$\overline{U_{QL}}$	Komplement zur Ausgangsspannung U_{QL}
U_S	Speisespannung
U_{ss}	statische Störsicherheit
U_{St}	Störspannung
Z_I	Eingangsimpedanz
Z_Q	Ausgangsimpedanz
α	Temperaturkoeffizient

Verzeichnis und Vergleichstabelle der Serie 7400–FL 100

Typ		Seite
7400 8400	FLH 101 FLH 105	48
7401 8401	FLH 201 FLH 205	64
7401 S1 8401 S1	FLH 201 S FLH 205 S	64
7401 S3 8401 S3	FLH 201 T FLH 205 T	64
7402 8402	FLH 191 FLH 195	62
7402 S1 8402 S1	FLH 191 S FLH 195 S	62
7403 8403	FLH 291 FLH 295	80
7403 S1 8403 S1	FLH 291 S FLH 295 S	80
7403 S3 8403 S3	FLH 291 T FLH 295 T	80
7404 8404	FLH 211 FLH 215	66
7405 8405	FLH 271 FLH 271	76
7405 S1 8405 S1	FLH 271 S FLH 275 S	76
7405 S3 8405 S3	FLH 271 T FLH 275 T	76
7406 8406	FLH 481 FLH 485	120
7407 8407	FLH 491 FLH 495	122
7408 8408	FLH 381 FLH 385	98
7409 8409	FLH 391 FLH 395	98
7409 S1 8409 S1	FLH 391 T FLH 395 T	98
7410 8410	FLH 111 FLH 115	50
7412 8412	FLH 501 FLH 505	124

Typ		Seite
7413 8413	FLH 351 FLH 355	90
7414 8414	— —	90
7416 8416	FLH 481 T FLH 485 T	120
7417 8417	FLH 491 T FLH 495 T	122
7420 8420	FLH 121 FLH 125	52
7422 8422	FLH 611 FLH 615	137
7423 8423	FLH 511 FLH 515	125
7425 8425	FLH 521 FLH 525	125
7426 8426	FLH 291 U FLH 295 U	82
7427 8427	FLH 621 FLH 625	139
7428 8428	FLH 661 FLH 665	148
7430 8430	FLH 131 FLH 135	54
7432 8432	FLH 631 FLH 635	141
7433 8433	— —	148
7437 8437	FLH 531 FLH 535	127
7438 8438	FLH 541 FLH 545	127
7440 8440	FLH 141 FLH 145	56
7442 8442	FLH 281 FLH 285	78
7443 8443	FLH 361 FLH 365	94
7444 8444	FLH 371 FLH 375	96

Verzeichnis und Vergleichstabelle der Serie 7400–FL 100

Typ		Seite
7445 8445	FLL 111 FLL 115	283
7446 8446	FLL 121 FLL 125	285
7446 A 8446 A	FLL 121 U FLL 125 U	285
7447 8447	FLL 121 T FLL 125 T	285
7447 A 8447 A	FLL 121 V FLL 121 V	285
7448 8448	FLH 551 FLH 555	129
7450 8450	FLH 151 FLH 155	58
7451 8451	FLH 161 FLH 165	58
7453 8453	FLH 171 FLH 175	60
7454 8454	FLH 181 FLH 185	60
7460 8460	FLY 101 FLY 105	327
7470 8470	FLJ 101 FLJ 105	161
7472 8472	FLJ 111 FLJ 115	163
7473 8473	FLJ 121 FLJ 125	165
7474 8474	FLJ 141 FLJ 145	169
7475 8475	FLJ 151 FLJ 155	171
7476 8476	FLJ 131 FLJ 135	167
7480 8480	FLH 221 FLH 225	68
7481 8481	— —	—
7481 A 8481 A	FLQ 111 FLQ 115	302

Typ		Seite
7482 8482	FLH 231 FLH 235	70
7483 8483	FLH 241 FLH 245	72
7483 A 8483 A	— —	151
7484 A 8484 A	FLQ 121 FLQ 125	302
7485 8485	FLH 431 FLH 435	112
7486 8486	FLH 341 FLH 345	88
74 H 87 84 H 87	FLH 441 FLH 445	114
7488 8488	FLR 101 FLR 105	313
7489 8489	FLQ 101 FLQ 105	299
7490 A 8490 A	FLJ 161 FLJ 165	173
7491 A 8491 A	FLJ 221 FLJ 225	189
7492 A 8492 A	FLJ 171 FLJ 175	176
7493 A 8493 A	FLJ 181 FLJ 185	178
7494 8494	FLJ 231 FLJ 235	191
7495 A 8495 A	FLJ 191 FLJ 195	180
7496 8496	FLJ 261 FLJ 265	200
7497	FLJ 331	217
74100 84100	FLJ 301 FLJ 305	207
74104 84104	FLJ 281 FLJ 285	205
74105 84105	FLJ 291 FLJ 295	205
74107 84107	FLJ 271 FLJ 275	203

Verzeichnis und Vergleichstabelle der Serie 7400–FL 100

Typ		Seite
74109 84109	— —	258
74110 84110	FLJ 341 FLJ 345	220
74111 84111	FLJ 351 FLJ 355	222
74115 84115	FLJ 521 FLJ 525	222
74118 84118	FLJ 361 FLJ 365	224
74119 84119	FLJ 371 FLJ 375	224
74120 84120	— —	345
74121 84121	FLK 101 FLK 105	275
74122 84122	FLK 111 FLK 115	278
74123 84123	FLK 121 FLK 125	278
74125 84125	— —	153
74126 84126	— —	153
74128 84128	— —	148
74132 84132	FLH 601 FLH 605	90
74136 84136	— —	156
74141	FLL 141	281
74142	FLL 151	293
74143 84143	FLL 171 FLL 175	295
74144 84144	FLL 171 T FLL 175 T	295
74145 84145	FLL 111 T FLL 115 T	283
74147 84147	— —	158

Typ		Seite
74148 84148	— —	158
74150 84150	FLY 111 FLY 115	329
74151 84151	FLY 121 FLY 125	332
74153 84153	FLY 131 FLY 135	335
74154 84154	FLY 141 FLY 145	337
74155 84155	FLY 151 FLY 155	340
74156 84156	FLY 161 FLY 165	340
74157 84157	FLY 171 FLY 175	343
74160 84160	FLJ 401 FLJ 405	230
74161 84161	FLJ 411 FLJ 415	230
74162 84162	FLJ 421 FLJ 425	230
74163 84163	FLJ 431 FLJ 435	230
74164 84164	FLJ 441 FLJ 445	235
74165 84165	FLJ 451 FLJ 455	238
74166 84166	FLJ 461 FLJ 165	209
74167	FLJ 471	241
74170 84170	FLQ 131 FLQ 135	304
74172 84172	— —	309
74173 84173	— —	260
74174 84174	FLJ 531 FLJ 535	250
74175 84175	FLJ 541 FLJ 545	250

Verzeichnis und Vergleichstabelle der Serie 7400–FL 100

Typ		Seite
74176 84176	— —	263
74177 84177	— —	263
74178 84178	— —	267
74179 84179	— —	267
74180 84180	FLH 421 FLH 425	110
74181 84181	FLH 401 FLH 405	100
74182 84182	FLH 411 FLH 415	107
74 H 183 84 H 183	FLH 451 FLH 455	116
74184 84184	FLH 561 FLH 565	132
74185 A 84185 A	FLH 571 FLH 575	132
74187 84187	FLR 111 FLR 115	317
74188 84188	(FLR 121) (FLR 125)	321
74190 84190	FLJ 201 FLJ 205	183
74191 84191	FLJ 211 FLJ 215	186
74192 84192	FLJ 241 FLJ 245	194
74193 84193	FLJ 251 FLJ 255	197
74194 84194	FLJ 551 FLJ 555	252
74195 84195	FLJ 561 FLJ 565	255
74196 84196	FLJ 381 FLJ 385	226
74197 84197	FLJ 391 FLJ 395	226
74198 84198	FLJ 311 FLJ 315	209

Typ		Seite
74199 84199	FLJ 321 FLJ 325	209
74278	—	269
74279	—	271
74283 84283	— —	151
74284	—	348
74285	—	348
74298	—	273
4930 49830	FLH 251 FLH 255	74
4931 49831	FLH 321 FLH 325	84
4932 49832	FLJ 481 FLJ 485	244
4934 49834	FLH 461 FLH 465	118
4935 49835	FLH 471 FLH 475	118
49700 44800	FLL 131 FLL 135	289
49700 S1 49800 S1	FLL 131 T FLL 135 T	289
49701 49801	FLL 141 FLL 145	291
49701 S1 49801 S1	FLL 141 T FLL 145 T	291
49702 49802	FLJ 491 FLJ 445	246
49703 49803	FLH 641 FLH 645	143
49704 49804	FLJ 501 FLJ 505	248
49705 49805	FLJ 511 FLJ 515	248
49713 49813	FLH 731 FLH 735	146
49713 S1 49813 S1	FLH 731 T FLH 735 T	146

Vergleichstabelle

Typen-Nr.	Hersteller	Siemens-Typ	Typen-Nr.	Hersteller	Siemens-Typ
FJH 101	Ph	FLH 131	FJJ 191	Ph	FLJ 131
FJH 111	Ph	FLH 121	FJJ 211	Ph	FLJ 181
FJH 121	Ph	FLH 111	FJJ 231	Ph	FLJ 191
FJH 131	Ph	FLH 101	FJJ 251	Ph	FLJ 171
FJH 141	Ph	FLH 141	FJL 101	Ph	FLL 101
FJH 151	Ph	FLH 151	FJY 101	Ph	FLY 101
FJH 161	Ph	FLH 161	DM 8200 N	NSC	FLH 311
FJH 171	Ph	FLH 171	DM 8220	NSC	FLH 651
FJH 181	Ph	FLH 181	DM 8560 N	NSC	FLJ 241
FJH 191	Ph	FLH 221	DM 8563 N	NSC	FLJ 251
FJH 201	Ph	FLH 231			
FJH 211	Ph	FLH 241	**MOS-Schaltungen**		
FJH 221	Ph	FLH 191			
FJH 231	Ph	FLH 201	EA 1204	EA	FDN 141 A
FJH 241	Ph	FLH 211	FDN 146 A	V	FDN 141 A
FJH 251	Ph	FLH 271	EA 1205	EA	FDN 151 A
FJJ 101	Ph	FLJ 101	FDN 156 A	V	FDN 151 A
FJJ 111	Ph	FLJ 111	RO-1-2048	GI	GDR 101-1000
FJJ 121	Ph	FLJ 121	RO-1-2240	GI	GDR 101-2000
FJJ 131	Ph	FJL 141	EA-3001	EA	GDR 101-3000
FJJ 141	Ph	FLJ 161	SAJ 110	ITT	SAJ 410
FJJ 181	Ph	FLJ 151	SAJ 210	SGS	SAJ 410

Herstellerverzeichnis

Kurzzeichen	Erzeugerfirma	Land
GI	General Instruments	USA
ITT	ITT Semiconductor Div.	USA
Mot	Motorola	USA
NSC	National Semiconductor Corp.	USA
Ph	Philips	Kanada/Holland
SGS	Societa Generale Semiconduttori	Italien
V	Valvo GmbH	Deutschland
EA	Electronic Arrays	USA

Allgemeine Angaben zu digitalen integrierten Schaltungen

Allgemeine Angaben zu digitalen integrierten Schaltungen

I. Logische Daten und Symbole

I.1 Logikpegel

Nach DIN 41785, Blatt 4 für digitale Mikroschaltungen werden die zwei möglichen Bereiche der binären elektrischen Größe mit L (Low) und H (High) bezeichnet. Dabei liegen die Werte des L-Bereiches näher bei $-\infty$ und die Werte des H-Bereiches näher bei $+\infty$.
Die bisher üblichen logischen Symbole 0 und 1 oder **0** und **L** oder log. 0 und log. 1 werden nicht mehr verwendet; die Angabe positive bzw. negative Logik entfällt.

I.2 Schaltgliedersymbole

I.2.1 NAND-Schaltglied



Funktionstabelle für ein NAND-Glied mit zwei Eingängen (z. B. eines der vier NAND-Glieder aus FLH 101)

Eingänge A	Eingänge B	Ausgang Q
L	L	H
L	H	H
H	L	H
H	H	L

Logische Funktion: $Q=\overline{A \wedge B \wedge .. \wedge N}$
Definition: Der Ausgang zeigt nur dann L-Signal, wenn A und B und ... und N auf H-Signal liegen.

I.2.2 UND-Schaltglied



Funktionstabelle für ein UND-Glied mit zwei Eingängen (z. B. eines der vier UND-Glieder aus FLH 381)

Eingänge A	Eingänge B	Ausgang Q
L	L	L
L	H	L
H	L	L
H	H	H

Logische Funktion: $Q=A \wedge B .. \wedge N$
Definition: Der Ausgang zeigt nur dann H-Signal, wenn A und B und ... und N auf H-Signal liegen

I.2.3 NOR-Schaltglied



Funktionstabelle für ein NOR-Glied mit zwei Eingängen (z. B. eines der vier NOR-Glieder aus FLH 191)

Eingänge A	Eingänge B	Ausgang Q
L	L	H
L	H	L
H	L	L
H	H	L

Logische Funktion: $Q=\overline{A \vee B \vee .. \vee N}$

Definition: Der Ausgang zeigt nur dann H-Signal, wenn A und B und ... und N auf L-Signal liegen.

II.2.4 ODER-Schaltglied



Funktionstabelle für ein ODER-Glied mit zwei Eingängen (z. B. eines der vier ODER-Glieder aus FLH 631)

Eingänge A	Eingänge B	Ausgang Q
L	L	L
L	H	H
H	L	H
H	H	H

Logische Funktion: $Q=A \vee B \vee .. \vee N$

Definition: Der Ausgang zeigt nur dann L-Signal, wenn A und B und ... und N auf L-Signal liegen.

I..2.5 Exklusiv-ODER-Schaltglied



Funktionstabelle für ein Exklusiv-ODER-Glied mit zwei Eingängen (z. B. eines der vier Glieder aus FLH 341)

Eingänge A	Eingänge B	Ausgang Q
L	L	L
L	H	H
H	L	H
H	H	L

Logische Funktion: $Q=(A \wedge \overline{B}) \vee (\overline{A} \wedge B)$

Definition: Der Ausgang zeigt nur dann H-Signal, wenn entweder nur A oder nur B auf H-Signal liiegen.

I.2.6 Invertierendes UND/Oder-Schaltglied



E und F sind Erweiterungseingänge. Mit einem Erweiterungsglied, das an E und F angeschlossen wird, können zusätzlich UND/ODER-Funktionen verwirklicht werden.

Logische Funktion: $Q=\overline{(A \wedge B) \vee (C \wedge D) \vee \text{Erweiterung}}$

Funktionstabelle für ein invertierendes UND/ODER-Glied mit je 2×2 Eingängen (z. B. eines der zwei UND/ODER-Glieder aus FLH 151)

Eingänge A	B	C	D	Ausgang Q
L	L	L	L	H
H	L	L	L	H
L	H	L	L	H
H	H	L	L	L
L	L	H	L	H
H	L	H	L	H
L	H	H	L	H
H	H	H	L	L
L	L	L	H	H
H	L	L	H	H
L	H	L	H	H
H	H	L	H	L
L	L	H	H	L
H	L	H	H	L
L	H	H	H	L
H	H	H	H	L

I.2.7 Inverter

Logische Funktion: $Q=\overline{A}$

I.3 Symbole für Kippschaltungen



Bistabile Kippstufe (Flipflop)
neues Symbol



Bistabile Kippstufe
altes Symbol



Monostabile Kippstufe (Monoflop) mit Eingang, der beiden Feldern zugeordnet ist. Der Pfeil zeigt in das Feld, dessen Ausgang in der stabilen Lage den Zustand H hat.



J_1, J_2 und K sind Informationseingänge
J_1 und J_2 sind UND-verknüpft
J- und K-Eingänge werden vom T-Eingang (Takt) gesteuert
$\bar{S}$ und $\bar{R}$ sind direkt wirkende Eingänge (Setzen, Rücksetzen)

Kennzeichnung der dynamischen Eingänge



Wirkung am Ausgang bei Übergang des Eingangssignals von H auf L
Wirkung am Ausgang bei Übergang des Eingangssignals von L auf H
Wirkung des Eingangssignals während H-Signal
Wirkung des Eingangssignals während L-Signal

I.4 Einteilung der Flipflops nach ihrer logischen Funktion

I.4.1 D-Flipflop (Delay-Flipflop)

Das D-Flipflop hat einen mit D bezeichneten Eingang, dessen Zustand in die Kippstufe übernommen wird. Es wird durch einen Taktimpuls gesteuert und speichert die während eines Taktimpulses aufgenommene Information bis zum nächsten Taktimpuls, wo es sich erneut nach seinem Eingang einstellt.

I.4.2 JK-Flipflop

Das JK-Flipflop hat mit J und K bezeichnete Vorbereitungseingänge, die mit Hilfe des Taktes die Ausgangslage Q bestimmen.
Bei J=L und K=L bleibt Ausgang Q in seiner ursprünglichen Lage. Ist die Eingangssituation J=H und K=H, schaltet das Flipflop jeweils in den anderen logischen Zustand. (Funktion des binären Teilers.) Bei J=L und K=H schaltet Q definiert auf L, umgekehrt schaltet bei J=H und K=L Ausgang Q auf H.
Die meisten JK-Master-Slave-Flipflop haben noch zusätzliche $\overline{R}$- und $\overline{S}$-Eingänge, mit denen die Flipflop taktunabhängig betrieben werden können. Damit wurde die Möglichkeit einer Voreinstellbarkeit der Ausgänge geschaffen. $\overline{R}$ und $\overline{S}$ deuten an, daß die Flipflop mit L-Potential gesetzt oder rückgesetzt werden.
In nachfolgender Tabelle ist die Funktion der verschiedenen Flipflop-Typen nochmals zusammengefaßt:

I.4.3 Funktionstabelle für Flipflop

Eingänge		Ausgang Q	
D oder J	K	D-Flipflop	JK-Flipflop
L	L	L	Q_n
L	H		L
H	L	H	H
H	H		$\overline{Q}_n$
t_n		t_{n+1}	

Funktionstabelle für die $\overline{R}$- und $\overline{S}$-Eingänge der Flipflop

$\overline{R}$	$\overline{S}$	Q	$\overline{Q}$
L	H	L	H
H	L	H	L
L	L	undefiniert	
H	H	Q_n	$\overline{Q}_n$

t_n = Zeitpunkt vor dem Taktimpuls
t_{n+1} = Zeitpunkt nach dem Taktimpuls

II.. Allgemeine Angaben zur Qualität digitaler integrierter Schaltungen

1 Um die Qualität bei integrierten Schaltungen unserer TTL-, LSL-, ECL-Serien zu kennzeichnen, wird folgendes angegeben:

1.1 Grenzwerte sowie obere und untere Streuwerte der Kenngrößen.

1.2 Maximale Anteile fehlerhafter Bauelemente, sogenannte AQL-Werte (annehmbare Qualitätslage), für die unter 1.1 genannten Werte. Den AQL-Angaben liegt eine beim Hersteller durchgeführte Ausgangsprüfung nach Stichprobenplan ABC-STD-105D, Inspektionsniveau II zugrunde (siehe auch Abschnitt 4).

2 Fehler

Ein Fehler liegt vor, wenn ein Bauelementemerkmal nicht den Datenblattangaben entspricht. Die Fehler werden entweder nach Art oder nach Ausmaß eingeteilt:

2.1 Einteilung nach Art der Fehler

A. Fehler an Gehäusen und Zuleitungen (mechanische Fehler).

B. Fehler in elektrischen Eigenschaften.

2.2 Einteilung nach Ausmaß der Fehler

A. Kritische Fehler: Fehler, die eine funktionsmäßige Verwendung ausschließen.

B. Graduelle Fehler: Fehler, die eine funktionsmäßige Verwendung noch bedingt zulassen.

3 AQL-Werte

Die für die verschiedenen Fehler gültigen AQL-Werte sind in der unten angegebenen Tabelle aufgeführt.

Fehler	AQL-Werte für die Serien			Bemerkung
	TTL	LSL	ECL	
3.1 Mechanische Fehler	0,65	0,65	0,65	1
A. Kritische Fehler	0,25	0,25	0,25	1
B. Graduelle Fehler	0,65	0,65	0,65	1
3.2 Elektrische Fehler	1,0			1
3.2.1 Statische Parameter nach Datenblatt im Betriebstemperaturbereich	0,65 oder 0,1	1,0	0,65	1,4,2
A. Kritische Fehler	0,15	0,15	0,15	1,2
B. Graduelle Fehler	0,65	1,0	0,65	1,2
3.2.2 Schaltzeiten bei 25 °C	1,0	1,5	0,65	3

Bemerkung:
1 Summen-AQL = Fehlersumme sämtlicher Parameter.
2 auf Wunsch liefern wir TTL-Bausteine gegen einen Aufpreis mit AQL = 0,1.
3 für TTL und LSL gilt Einzel-AQL = Fehler eines einzelnen Parameters, für ECL gilt Summen-AQL.
4 für LSL und ECL bei 25 °C.

4 Eingangsprüfung

Die vom Hersteller durchgeführten Prüfungen sollen kostspielige Eingangsprüfungen beim Anwender unnötig machen. Will der Anwender dennoch eine Eingangsprüfung vornehmen, so wird die Verwendung eines Stichprobenplanes nach ABC-STD-105 D empfohlen.

5 Stichprobenplan für normale Inspektion
ABC-Std 105 D, Inspektionsniveau II

Losgröße	Stichprobengröße	AQL-Wert										
		0.065	0.10	0.15	0.25	0.40	0.65	1.0	1.5	2.5	4.0	6.5
		A R	A R	A R	A R	A R	A R	A R	A R	A R	A R	A R
2 bis 8	2	↓	↓	↓	↓	↓	↓	↓	↓	↓	↓	0 1
9 bis 15	3	↓	↓	↓	↓	↓	↓	↓	↓	↓	0 1	↑
16 bis 25	5	↓	↓	↓	↓	↓	↓	↓	↓	0 1	↑	↓
26 bis 50	8	↓	↓	↓	↓	↓	↓	↓	0 1	↑	↓	1 2
51 bis 90	13	↓	↓	↓	↓	↓	↓	1 0	↑	↓	1 2	2 3
91 bis 150	20	↓	↓	↓	↓	↓	0 1	↑	↓	1 2	2 3	3 4
151 bis 280	32	↓	↓	↓	↓	0 1	↑	↓	1 2	2 3	3 4	5 6
281 bis 500	50	↓	↓	↓	0 1	↑	↓	1 2	2 3	3 4	5 6	7 8
501 bis 1200	80	↓	↓	0 1	↑	↓	1 2	2 3	3 4	5 6	7 8	10 11
1201 bis 3200	125	↓	0 1	↑	↓	1 2	2 3	3 4	5 6	7 8	10 11	14 15
3200 bis 10000	200	0 1	↑	↓	1 2	2 3	3 4	5 6	7 8	10 11	14 15	21 22
10001 bis 35000	315	↑	↓	1 2	2 3	3 4	5 6	7 8	10 11	14 15	21 22	↑
35001 – 150000	500	↓	1 2	2 3	3 4	5 6	7 8	10 11	14 15	21 22	↑	↑
150001 – 500000	800	1 2	2 3	3 4	4 6	7 8	10 11	14 15	21 22	↑	↑	↑
500000 und mehr	1250	2 3	3 4	5 6	7 8	1011	14 15	21 22	↑	↑	↑	↑

A = Zulässige Zahl defekter Elemente der Stichprobe. Los wird angenommen.
R = Unzulässige Zahl defekter Elemente der Stichprobe. Los wird rückgewiesen.

Zusatzbedingung:

Da die Aussagekraft bei Annahme 0 und Rückweisung 1 gering ist, soll die nächstgrößere Stichprobe entnommen werden.

TTL-Schaltungen

FL 100

1. TTL-Serie (Transistor-Transistor-Logik)

Vorwort zur TTL-Serie FL100

I. Beschreibung der statischen Daten

I.1 Grenzdaten

Die in den Datenblättern angegebenen Grenzdaten sind absolute Grenzwerte, die eingehalten werden müssen. Wird einer dieser Grenzwerte überschritten, so kann dies zur Zerstörung der integrierten Schaltung führen.
Grenzdaten gelten, wenn nicht anders angegeben, bei 25 °C.

I.2 Kenndaten

Unter den typischen Kenndaten werden Mittelwerte angegeben, die sich aus der statistischen Auswertung eines längeren Fertigungsabschnittes ergeben. Diese Mittelwerte gelten bei $T_U = 25$ °C und empfohlener Speisespannung U_S. Sie sind meistens durch Angabe eines garantierten Streubereichs ergänzt. Der Streubereich wird unter Eckbedingungen (worst-case) angegeben.
Es ist weiter zu beachten, daß die logischen Pegel U_I und U_Q jeweils auf den Eingang bzw. Ausgang bezogen sind.

I.3 Charakteristische Kennlinien

Sie geben Aufschluß über das typische Betriebsverhalten eines Schaltgliedes.
Nachfolgend sind die wichtigsten charakteristischen Kennlinien für typische TTL-Schaltglieder der Serie FL 100 aufgeführt.

I.3.1 Übertragungskennlinie

Die Übertragungskennlinie eines Schaltgliedes gibt den Zusammenhang zwischen Eingangs- und Ausgangsspannungen an.



Meßschaltung



Bild 1 Übertragungskennlinie eines NAND-Gliedes $U_Q = f(U_I)$ bei $U_S = 5$ V, $F_Q = 10$

Die Übertragungskennlinie hängt von der Belastung und der Temperatur ab. Alle negierenden Schaltglieder (NAND- und NOR-Glieder) zeigen einen qualitativ ähnlichen Verlauf. Die nicht gemessenen Eingänge müssen bei NAND-Schaltgliedern auf H-Potential oder offen sein und bei NOR-Schaltgliedern auf L-Potential liegen.
Aus der Übertragungskennlinie lassen sich auch die Werte der typischen Logikpegel und des statischen Störabstandes entnehmen.

I.3.2 Eingangskennlinie

Sie gibt den Zusammenhang zwischen Eingangsstrom und Eingangsspannung an.

Bild 2 zeigt die typische Eingangskennlinie eines Schaltgliedereinganges bei Raumtemperatur, die zugehörige Meßschaltung und die äquivalente Eingangsschaltung mit dem Lastfaktor 1. Entsprechend den 3 Quadranten, in dem die Kennlinie verläuft, sind 3 Bereiche zu unterscheiden. Der H-Bereich liegt im 1. Quadranten und kennzeichnet den Sperrzustand des Eingangstransistors. Der Durchbruch der Basis-Emitter-Strecke erfolgt bei einer typischen Spannung von 8 bis 9 V. Daher ist die maximal zulässige Eingangsspannung auf U_I = 5,5 V begrenzt. Dies gilt sowohl absolut als auch zwischen 2 Eingangsemittern desselben Schaltgliedes.







Bild 2 Eingangskennlinie eines Schaltglieder-Einganges $I_I = f(U_I)$ bei U_S = 5 V und äquivalente Eingangsschaltung

Der Eingangsstrom von typ. 10 µA fließt in den Eingang hinein (Sperrstrom).
Bei einem Schwellwert von $U_I \approx 1{,}5$ V wird der Eingangstransistor leitend, und der Eingangsstrom fließt jetzt aus dem Schaltglied heraus. Dies entspricht dem Durchlaßbereich des Transistors (4. Quadrant). Bei negativen Eingangsspannungen wird die Klemmdiode leitend, und der Eingangsstrom nimmt stark zu (3. Quadrant). Damit die zulässige Gesamtverlustleistung des Schaltgliedes (ca. 0,5 W pro Gehäuse) nicht überschritten wird, sind Eingangsgleichspannungen $-U_I > 1{,}5$ V und Eingangsströme $-I_I > 30$ mA nicht zulässig.
Die Eingangskennlinie ist von der Ausgangsbelastung unabhängig, da Schaltglieder rückwirkungsfrei sind.

I.3.3 Ausgangskennlinie

Da der Ausgangszustand eines Schaltgliedes vom Eingang festgelegt wird, gibt es zwei Ausgangskennlinien. Bild 3 zeigt die Kennlinie für den H- und Bild 4 für den L-Zustand. Die äquivalente Ausgangsschaltung einer Gegentaktstufe ist in Bild 4a dargestellt. Beide Kennlinien sind abhängig von der Ausgangsbelastung F_Q und von der Temperatur.
Bei Belastung eines Ausgangs mit systemeigenen TTL-Eingängen fließt nur der verhältnismäßig geringe Eingangsstrom dieser Schaltglieder. Er beträgt bei einer Ausgangsbelastung von $F_Q = 10$ maximal 400 µA. Das Ausgangspotential verringert sich dabei nur um 0,1 V.
Der Ausgangsstrom I_Q fließt hier aus dem Schaltglied heraus. Ein gleichzeitiger Kurzschluß mehrerer Ausgänge ist unzulässig. Die Kurzschlußdauer an einem Ausgang darf 1 s nicht überschreiten.



Meßschaltung



Bild 3 Ausgangskennlinien des H-Zustandes eines Schaltgliedes $U_{QH} = f(I_{QH})$ bei $U_S = 5$ V $U_I = 0{,}4$ V

Soll der TTL-Ausgang eine systemfremde Last wie z. B. einen NPN-Treibertransistor ansteuern, so muß der Basisstrom entsprechend der Kurve Bild 3 dimensioniert werden. Ist eine höhere Stromentnahme erforderlich, so sind Leistungsschaltglieder bzw. Treiberstufen zu verwenden.



Bild 4 Ausgangskennlinie des L-Zustandes eines Schaltgliedes. $U_{QL}=f(I_{QL})$ bei $U_S=5$ V, $U_I=2{,}4$ V

Meßschaltung





Bild 4a äquivalente Ausgangsschaltung

Hier fließt der Strom in das Schaltglied hinein, so daß I_{QL} negativ wird.
Bei einem Strom von 16 mA beträgt die garantierte Ausgangsspannung $U_{QL}\leqq 0{,}4$ V (L-Grenze). Aus der Eingangskennlinie, Bild 2, ist zu entnehmen, daß aus einem auf L liegenden Eingang ca. 1 mA (typisch) Strom herausfließt. Dies ergibt bei $F_Q=10$ ein $U_{QL}=0{,}2$ V.
Ein TTL-Ausgang kann im L-Zustand betragsmäßig mehr Strom aufnehmen als er im H-Zustand liefert. Daher ist es bei größeren Strömen vorteilhafter einen PNP-Transistor zu verwenden, da dann der Basisstrom maximal 16 mA pro Ausgang betragen darf. Beim Leistungsgatter darf dann entsprechend der Basisstrom pro Ausgang maximal 48 mA betragen.

1.4 Logische Daten

1.4.1 Eingangslastfaktor F_I

Der Eingangslastfaktor (fan-in) gibt die Belastung eines Einganges an, da sowohl im L- als auch im H-Zustand Eingangsströme fließen. Diese Ströme liegen pro Gattereingang für den L-Eingangszustand (=0,4 V) bei maximal 1,6 mA und für den H-Eingangszustand (=2,4 V) bei max. 40 µA.

Die Werte sind gleichbedeutend mit einer Eingangslast von 1 und gelten über den vollen Arbeitstemperaturbereich. $F_I=3$ bedeutet dann z. B. einen L-Eingangsstrom von $-I_{IL}=3 \cdot (1{,}6\ mA)=4{,}8\ mA$ und einen H-Eingangsstrom von $I_{IH}=3 \cdot 40\ \mu A=120\ \mu A$. Eingangslastfaktoren von 2, 3 und höher kommen hauptsächlich bei Flipflop (R-, S- und T-Eingänge) und höher integrierten Bausteinen vor. Sie müssen bei der Schaltungsauslegung besonders beachtet werden, damit der Ausgangslastfaktor der treibenden Schaltung nicht überschritten wird.

I.4.2 Ausgangslastfaktor F_Q

Unter dem Ausgangslastfaktor (fan-out) versteht man den Faktor, welcher angibt, wie oft ein Ausgang den Eingangsstrom eines Eingangs mit $F_I=1$ übernehmen kann. Dabei wird oft unterschieden zwischen dem L- und dem H-Ausgangslastfaktor. Wenn im Datenblatt nicht anders angegeben, dann ist für beide Logikzustände $F_Q=10$ für Standardgatter und $F_Q=30$ für Leistungsgatter.

II. Beschreibung der dynamischen Daten

II.1 Signal-Laufzeiten und Signal-Übergangszeiten

Die Signal-Lauf- und -Übergangszeiten der einzelnen Digitalbausteine bestimmen die maximale Arbeitsgeschwindigkeit einer Anlage. Kapazitive Belastung der Ausgänge oder große Leitungslängen erhöhen die Signalzeiten und verringern somit auch die Geschwindigkeit.
Für die dynamische Störsicherheit ist die Flankensteilheit des Ausgangssignals entscheidend. Sie nimmt mit flacher werdender Flanke zu.
Die Signal-Laufzeit t_{PLH} gibt die Impulsverzögerung zwischen Eingangs- und Ausgangsspannung an, wenn der Ausgang von L nach H wechselt. Entsprechendes gilt für die Signal-Laufzeit t_{PHL}, bei der der Ausgang von H auf L schaltet.
Die Messung der Signal-Laufzeiten ist auf den 1,5 V-Pegel bezogen, der im steilen Teil der Übertragungskennlinie (Bild 1) zwischen dem H- und L-Zustand liegt.
Die Signal-Übergangszeiten t_{THL} und t_{TLH} der Impulsflanken werden zwischen den 90%- und 10%-Punkten ermittelt.



Bild 5 Verlauf der Schaltvorgänge mit Signal-Laufzeit und Signal-Übergangszeit, gemessen an einem typischen Schaltglied aus dem Baustein FLH 101 bei 25 °C

Die mittlere Signal-Laufzeit t_p ist definiert durch

$$t_p = \frac{t_{PLH}+t_{PHL}}{2}$$

Bei typischen Schaltgliedern der Serie FL 100 beträgt t_p 10 ns. Sie gibt an, welche Durchlaufzeit bei einem Schaltglied im Mittel angesetzt werden kann.

Die Bilder 6 bis 8 zeigen die Signal-Laufzeit in Abhängigkeit von der Umgebungstemperatur bei verschiedener kapazitiver Belastung, gemessen mit U_S=5 V und F_O=10 an typischen Schaltgliedern.



Bild 6 Signal-Laufzeit $t_{PLH}=f(T_U)$



Bild 7 Signal-Laufzeit $t_{PHL}=f(T_U)$

II.2 Paarlaufzeit

Die Paarlaufzeit t_{PD} gibt die Signalverzögerung an, die zwei hintereinandergeschaltete Verknüpfungsglieder bewirken. Da jedes Schaltglied invertiert, entsteht am Ende der Kette ein verzögertes Signal, das mit der Eingangsspannung U_I phasengleich ist. Ein Vergleich dieses Signals mit dem ursprünglichen ergibt die Paarlaufzeit, die durch eine Einschaltverzögerung und eine Ausschaltverzögerung entsteht. Es gilt dann:

$$\text{Paarlaufzeit } t_{PD}=t_{PLH}+t_{PHL}=2\,t_p$$

Bei taktgesteuertem System ist die Laufzeit ein Maß für das Verhältnis Taktimpuls zu Taktpause.



Bild 8 mittlere Signal-Laufzeit $t_p = f(T_U)$

II.3 Folgerungen

Der Verlauf der Signal-Übergangszeit ist annähernd exponentiell, da die Zeitkonstante des Anstiegs- und Abfallvorgangs ein Produkt des Ausgangswiderstandes und der Lastkapazität ist. Daraus ergibt sich auch, daß die steigende Flanke infolge des höheren Ausgangswiderstandes ($R_{QH} \approx 70\ \Omega$ gegenüber $R_{QL} \approx 15\ \Omega$) flacher verläuft als die fallende Flanke.
Längere Leitungen und TTL-Eingänge stellen eine kapazitive Last dar. Jeder Schaltgliedereingang entspricht einer Kapazität von etwa 2 pF. Bei einem Ausgangslastfaktor von $F_Q = 10$ ist dann die Belastung durch 10 parallele Eingänge 20 pF. Dies erklärt auch die Abhängigkeit der Signal-Übergangszeit vom Ausgangslastfaktor bzw. von der kapazitiven Last.
Eine kapazitive Last wird mit ungefähr 25 mA aufgeladen und mit 50 mA entladen.
Die Umladung der Belastungskapazitäten ist sowohl bei Auslegung der Stromversorgung der Leiterplatte als auch beim Festlegen der Leiterbreiten der Batteriespannungs- und der Masseleitung auf der Leiterplatte zu berücksichtigen, da sonst Spannungseinbrüche auftreten können.
Um Spannungseinbrüche auf den Leitungen der Platte zu vermeiden, ist es zu empfehlen, einen Tantal-Stützkondensator von 1 µF/35 V pro 4 bis 6 Bausteine vorzusehen.
Für die Speiseleitungen selbst sollte eine minimale Breite von 3 mm für Europa-Karten vorgesehen werden.
Als sehr günstig erweist sich eine gitterförmige Erdpotentialvermaschung, da diese sehr induktionsarm ist.

III. Störsicherheit

III.1 Statische Störsicherheit

Die statische Störsicherheit charakterisiert das Verhalten eines Schaltgliedes gegenüber Störungen, die länger als die mittlere Signal-Laufzeit einwirken. Zu den statischen Störungen gehören auch Störimpulse, deren Flanken wesentlich langsamer sind als die Signal-Laufzeit der Schaltglieder. Die statische Störsicherheit gibt den zulässigen Spannungshub an, der den logischen Zustand eines Schaltgliedes noch nicht ändert.
Die typischen Werte des statischen Störabstandes ergeben sich aus der Übertragungskennlinie (Bild 1). Die Kurve wurde bei einer Ausgangsbelastung von $F_Q = 10$ aufgenommen. Die Spannungsgrenze des H-Zustandes am Ausgang ist minimal 2,4 V und im L-Zustand maximal 0,4 V. Der typische statische Störabstand ergibt sich nun aus der Differenz der Ausgangsspannung des steuernden Schaltgliedes zur Eingangsschwellspannung U_{IS} des angesteuerten Schaltgliedes.
Für die Bausteine der Serie FL 100 ergeben sich dabei folgende typische Störabstände bezogen auf den Ausgang mit $F_Q = 10$ und $U_S = 5$ V

bei H-Signal: $U_{ssH} = U_{QH} - U_{IS} = 3{,}9\,V - 1{,}3\,V = 2{,}6\,V$
und bei L-Signal: $U_{ssL} = U_{IS} - U_{QL} = 1{,}3\,V - 0{,}25\,V = 1{,}05\,V$

Bild 9 zeigt die typischen Störspannungsabstände für H- und L-Signal in Abhängigkeit von der Umgebungstemperatur.



Bild 9 Störspannungsabstände $U_{SS} = f(T_U)$

Da der typische Störabstand im Übertragungsbereich zwischen L und H liegt, wird ein minimaler Störabstand garantiert.

Unter Eckbedingungen gilt dabei:

$U_{ssH} = U_{QH} - U_{IH} = 2{,}4\,V - 2{,}0\,V = 0{,}4\,V$
$U_{ssL} = U_{IL} - U_{QL} = 0{,}8\,V - 0{,}4\,V = 0{,}4\,V$

Dies bedeutet, daß in beiden logischen Zuständen eine maximal zulässige Störspannung von 0,4 V auf dem Übertragungsweg von einem Ausgang zum nächsten Eingang auftreten darf, ohne den logischen Zustand des Schaltgliedes zu beeinträchtigen. Die garantierten Werte von 0,4 V gelten bei maximalem Ausgangslastfaktor über den vollen Betriebstemperaturbereich und bei gleichzeitiger ungünstiger Variation der Betriebsspannung (worst-case).
Zum besseren Verständnis soll das nachfolgende Bild 10 in Verbindung mit dem Pegeldiagramm beitragen. Es zeigt eine Schaltgliederkette und die entsprechenden Grenzspannungspegel, aus denen sich die garantierte Störsicherheit ergibt.



Bild 10

III.2 Dynamische Störsicherheit

Die dynamische Störsicherheit kennzeichnet das Verhalten der Digitalbausteine gegenüber Störimpulsen, deren Dauer klein ist im Vergleich zur Signal-Laufzeit. Dabei ist die eingekoppelte Störenergie – Impulsamplitude und Impulsdauer – dafür ausschlaggebend, ob der logische Zustand eines Schaltgliedes verändert wird.
Die für die Praxis wichtigsten Kriterien für die dynamische Störsicherheit sind die Eingangsempfindlichkeit und die Empfindlichkeit gegen kapazitive Störeinkopplung auf Signalleitungen, die durch Übersprechen (systemeigene Störung) oder von außen (systemfremde Störung) erfolgen kann.

III.2.1 Eingangsempfindlichkeit

Die zulässige Dauer und Amplitude eines Störimpulses am Eingang hängen von der Signal-Laufzeit t_p des Schaltgliedes ab. Bei Störimpulsen mit Impulsdauer $b >> t_p$ darf die Impulsamplitude den statischen Störabstand nicht überschreiten. Bei $b < {}^1/_2\, t_p$ darf die Störamplitude größer sein als der statische Störabstand.
Um eine gute und genügend zuverlässige Information über das dynamische Störverhalten der Schaltglieder zu erhalten, wählt man einen annähernd rechteckförmigen Störimpuls. Ein Maß für die eingekoppelte Störenergie ist dann die Spannungszeitfläche (Zeitintegral) des Rechteckimpulses. Die Impulsdauer wird bei 1,5 V gemessen. Um das Störverhalten zu ermitteln, wird die Dauer b und die Amplitude U_{St} der störenden Rechteckimpulse verändert (Bild 11).



Bild 11 Typische Grenzkurven der dynamischen Störsicherheit von Schaltgliedern bei T_U=25 °C, U_S=5 V, F_O=10

Bei der Messung der dynamischen Störsicherheit ist zu unterscheiden, ob ein H-Pegel oder ein L-Pegel gestört wird. Bei H-Pegel stören nur negative Impulse und bei L-Pegel nur positive. Aus der Kurve kann man allgemein ersehen, daß bei sehr kurzzeitigen Störungen erheblich größere Störamplituden zulässig sind, als bei länger dauernden Störimpulsen. Bei Impulsen, deren Dauer wieder mit der Signal-Laufzeit vergleichbar wird, sinkt die zulässige Impulsamplitude auf den Wert der statischen Störsicherheit ab. Das Schaltglied wirkt also wie ein Tiefpaßfilter.

III.2.2. Kapazitive Störeinkopplung

Bei kapazitiven Einkopplungen von Störungen haben die Schaltglieder den Vorteil eines niederohmigen Gegentaktausgangs der im Zustand L ca. 15 Ω und im Zustand H ca. 70 Ω aufweist. Dadurch klingen Störimpulse, die auf den Leitungen zwischen den Gattern eingekoppelt werden, rasch ab.
Werden Ströme und Spannungen mit steilen Flanken auf einer Signalleitung geschaltet, dann findet eine Beeinflussung benachbarter Signalleitungen statt (Übersprechen).
Bei Übersprechstörungen, die in einer Anlage mit Digitalbausteinen auftreten, verlaufen die störenden Ein- und Ausschaltvorgänge nicht abrupt, da der Innenwiderstand R_i der Störquelle nicht vernachlässigt werden kann.
Wie Bild 12 zeigt, wird die Störquelle jetzt durch ein Schaltglied gebildet. Dadurch ist die Amplitude U_{st} der Störung konstant etwa 3,8 bis 4,0 V, weil das Schaltglied GI' nur zwischen L und H schalten kann. Der kritische Fall bei der Störung einer auf H-Potential liegenden Leitung tritt dann auf, wenn das Potential der störenden Leitung von H auf L sinkt, weil das Schaltglied GI' an seinem Ausgang auf L geht.



Bild 12 Schaltung zur Einkopplung und Anzeige systemeigener Störungen in kurze Leitungen zwischen Digitalschaltgliedern bei H-Pegel

Bei der in Bild 12 angegebenen Schaltung kann die Störempfindlichkeit gegen kapazitives Übersprechen auch bei H-Zustand demonstriert werden. Der Ausgang behält selbst bei einer Koppelkapazität von 1 nF den richtigen Zustand bei.
Systemeigene Störungen einer auf L-Potential liegenden Leitung können bei TTL-Schaltgliedern nicht mehr nachgewiesen werden.

Allgemeine Angaben zur TTL-Serie FL 100

FL 100 ist eine Serie monolithisch integrierter Schaltungen. Die Bausteine sind in epitaktischer Planartechnik mit Untergrundschicht (buried layer) hergestellt.

Folgende Grenzdaten gelten für alle Typen:

		untere Grenze B	obere Grenze A	Einheit
Speisespannung	U_S	–0,5	7,0	V
Eingangsspannung	U_I	–1,5	5,5[1])	V
Differenzspannung zwischen zwei Eingängen	U_I		5,5[1])	V
Ausgangsspannung, wenn nicht anders angegeben	U_Q	–0,8	5,5[1])	V
Betriebstemperatur bei FL 101 (Bereich 1)	T_U	0	70	°C
Betriebstemperatur bei FL 105 (Bereich 5)	T_U	–25	85	°C
Lagertemperatur	T_S	–65	150	°C

[1]) Kann nicht sichergestellt werden, daß diese maximalen Werte eingehalten werden, so ist dafür zu sorgen, daß der Strom auf 1 mA begrenzt wird.

Hinweise zu den Datenblättern:
Die typischen Werte der Kenndaten in den Tabellen gelten für U_S = 5,0 V und T_U = 25 °C. Ein- und Ausgangsspannungen und -ströme sind jeweils pro Ein- bzw. Ausgang angegeben. Der Speisestrom I_S bezieht sich auf den gesamten Baustein. Es sollte nicht mehr als ein Ausgang kurzgeschlossen werden.
Die Serie FL 100 wird im Plastik-Steckgehäuse geliefert (siehe Bauformzeichnungen).
Eine ständige Erweiterung der Serie ist vorgesehen.

Anwendungshinweise

Schaltglieder:
Anstiegs- und Abfallzeiten von Eingangssignalen sollen kleiner 1 µs, die Impulsbreite größer 30 ns sein.
Nicht verwendete Eingänge können mit einem benutzten Eingang desselben Schaltgliedes verbunden werden.

Flipflop:
Die Anstiegs- und Abfallzeiten des Taktimpulses sollen bei flankengetriggerten Flipflop kleiner 250 ns, bei Master-Slave-Flipflop kleiner 500 ns sein.
Bei Schieberegistern und Zählern bestehend aus Master-Slave-Flipflop ist eine Anstiegs- bzw. Abfallzeit der Taktimpulse unter 100 ns erforderlich.
Bei Schieberegister und Zähler aufgebaut mit D-Flipflop wird eine maximale Taktanstiegszeit von 25 ns empfohlen.

FLH 101 – 7400
FLH 105 – 8400

Bestellbezeichnungen

FLH 101: Q67000–H1
FLH 105: Q67000–H155

Vier NAND-Glieder mit je zwei Eingängen

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	Prüfschaltung	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S			4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	1	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V	2			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA				1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, U_{IL}=0,8 V, $-I_{QH}$=400 µA	2	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, U_{IH}=2 V, I_{QL}=16mA	1		0,2	0,4	V
Statische Störsicherheit	U_{ss}			0,4	1		V
H-Eingangsstrom	I_{IH}	U_{IH}=2,4 V | U_S	3			40	µA
pro Eing.	I_I	U_I=5,5 V | =5,25 V	3			1	mA
L-Eingangsstrom pro Eing.	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V	4			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	5	18		55	mA
H-Speisestrom	I_{SH}	U_S=5,25 V, U_I=0 V	6		4	8	mA
L-Speisestrom	I_{SL}	U_S=5,25 V, U_I=5 V	6		12	22	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Signal-Laufzeit	t_{PHL}	C_L=15 pF, R_L=400 Ω	22		7	15	ns
	t_{PLH}				11	22	ns

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q					10	
Eingangslastfaktor pro Eingang	F_I					1	
Logische Funktion		$Q=\overline{A \wedge B}$					



Anschlußanordnung
Ansicht von oben



Schaltschema
(ein Glied)

FLH 111 – 7410
FLH 115 – 8410

Bestellbezeichnungen

FLH 111: Q67000-H2
FLH 115: Q67000-H156

Drei NAND-Glieder mit je drei Eingängen

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	Prüf-schal-tung	untere Grenze B	typ	obere Grenze A	Ein-heit
Speisespannung	U_S			4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	1	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V	2			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA				1,5	V
H-Ausgangsspannung	U_Q	U_S=4,75 V, U_{IL}=0,8 V, $-I_{QH}$=400 µA	2	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, U_{IH}=2 V, I_{QL}=16 mA	1		0,2	0,4	V
Statische Störsicherheit	U_{ss}			0,4	1		V
H-Eingangsstrom	I_{IH}	U_{IH}=2,4 V, U_S=5,25 V	3			40	µA
pro Eingang	I_I	U_I=5,5 V, U_S=5,25 V	3			1	mA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V	4			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	5	18		55	mA
H-Speisestrom	I_{SH}	U_S=5,25 V, U_I=0 V	6		3	6	mA
L-Speisestrom	I_{SL}	U_S=5,25 V, U_I=5 V	6		9	16,5	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Signal-Laufzeit	t_{PHL}	C_L=15 pF, R_L=400 Ω	22		7	15	ns
	t_{PLH}				11	22	ns

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q					10	
Eingangslastfaktor pro Eingang	F_I					1	
Logische Funktion		$Q=\overline{A \wedge B \wedge C}$					



Anschlußanordnung
Ansicht von oben



Schaltschema
(ein Glied)

FLH 121 – 7420
FLH 125 – 8420

Bestellbezeichnungen

FLH 121: Q67000–H3
FLH 125: Q67000–H157

Zwei NAND-Glieder mit je vier Eingängen

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	Prüf-schal-tung	untere Grenze B	typ	obere Grenze A	Ein-heit
Speisespannung	U_S			4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	1	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V	2			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA				1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, U_{IL}=0,8 V, $-I_{QH}$=400 µA	2	2,4	3,4		V
L-Ausgangsspannung	U_Q	U_S=4,75 V, U_{IH}=2 V, I_{QL}=16 mA	1		0,2	0,4	V
Statische Störsicherheit	U_{ss}			0,4	1		V
H-Eingangsstrom	I_{IH}	U_{IH}=2,4 V | U_S	3			40	µA
pro Eingang	I_I	U_I=5,5 V | =5,25 V	3			1	mA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V	4			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	5	18		55	mA
H-Speisestrom	I_{SH}	U_S=5,25 V, U_I=0 V	6		2	4	mA
L-Speisestrom	I_{SL}	U_S=5,25 V, U_I=5 V	6		6	11	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Signal-Laufzeit	t_{PHL} } t_{PLH} }	C_L=15 pF, R_L=400 Ω	22		8 12	15 22	ns ns

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q					10	
Eingangslastfaktor pro Eingang	F_I					1	
Logische Funktion		$Q=\overline{A \wedge B \wedge C \wedge D}$					



Anschlußanordnung
Ansicht von oben



Schaltschema
(ein Glied)

FLH 131 – 7430
FLH 135 – 8430

Bestellbezeichnungen
FLH 131: Q67000–H4
FLH 135: Q67000–H152

NAND-Glied mit acht Eingängen

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	Prüf-schal-tung	untere Grenze B	typ	obere Grenze A	Ein-heit
Speisespannung	U_S			4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	1	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V	2			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA				1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, U_{IL}=0,8 V, $-I_{QH}$=400 µA	2	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, U_{QH}=2 V, I_{QL}=16 mA	1		0,2	0,4	V
Statische Störsicherheit	U_{ss}			0,4	1		V
H-Eingangsstrom	I_{IH}	U_{IH}=2,4 V, U_S = 5,25 V	3			40	µA
pro Eingang		U_I=5,5 V, U_S = 5,25 V	3			1	mA
L-Eingangsstrom	$-I_{IL}$	U_S=5,25 V	4			1,6	mA
pro Eingang		U_{IL}=0,4 V					
Kurzschlußausgangsstrom	$-I_Q$	U_S=5,25 V	5	18		55	mA
H-Speisestrom	I_{SH}	U_S=5,25 V, U_I=0 V	6		1	2	mA
Speisestrom	I_{SL}	U_S=5,25 V, U_I=5 V	6		3	6	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Signal-Laufzeit	t_{PHL}	C_L=15 pF, R_L=400 Ω	22		8	15	ns
	t_{PLH}				13	22	ns

Logische Daten

Ausgangslastfaktor	F_Q					10	
Eingangslastfaktor pro Eingang	F_I					1	
Logische Funktion		$Q=\overline{A \wedge B \wedge C \wedge D \wedge E \wedge F \wedge G \wedge H}$					



Anschlußanordnung
Ansicht von oben



Schaltschema

FLH 141 – 7440
FLH 145 – 8440

Bestellbezeichnungen

FLH 141: Q67000–H5
FLH 145: Q67000–H158

Zwei NAND-Leistungsglieder mit je vier Eingängen

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	Prüfschaltung	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S			4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	1	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V	2			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA				1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, U_{IL}=0,8 V, $-I_{QH}$=1,2 mA	2	2,4	3,3		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, U_{QH}=2 V, I_{QL}=48 mA	1		0,2	0,4	V
Statische Störsicherheit	U_{SS}			0,4	1		V
H-Eingangsstrom	I_{IH}	U_{IH}=2,4 V, U_S=5,25 V	3			40	µA
pro Eingang	I_I	U_I=5,5 V, U_S=5,25 V	3			1	mA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V	4			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	5	18		70	mA
H-Speisestrom	I_{SH}	U_S=5,25 V, U_I=0 V	6		4	8	mA
L-Speisestrom	I_{SL}	U_S=5,25 V, U_I=5 V	6		17	27	mA

Schaltzeiten bei U_S=5 V T_U=25 °C

Signal-Laufzeit	t_{PHL}	C_L=15 pF, R_L=133 Ω	22		8	15	ns
	t_{PLH}				13	22	ns

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q					30	
Eingangslastfaktor pro Eingang	F_I					1	
Logische Funktion		$Q=\overline{A \wedge B \wedge C \wedge D}$					



Anschlußanordnung
Ansicht von oben



Schaltschema
(ein Glied)

FLH 151 – 7450
FLH 155 – 8450
FLH 161 – 7451
FLH 165 – 8451

Bestellbezeichnungen

FLH 151:	Q67000–H6
FLH 155:	Q67000–H159
FLH 161:	Q67000–H7
FLH 165:	Q67000–H160

Zwei invertierende UND/ODER-Glieder mit je 2×2 Eingängen

FLH 151/155 mit Erweiterungsanschlüssen (Knotenpunkte N_1 und N_2)
FLY 101/105 dazu passende Erweiterungsglieder
FLH 161/165 ohne Erweiterungsanschlüssen (Stift 11 und 12 dürfen nicht beschaltet werden)

Statische Kenndaten

im Temperaturbereich 1 und 5, Stift 11 und 12 offen

		Prüfbedingungen	Prüf-schal-tung	untere Grenze B	typ	obere Grenze A	Ein-heit
Speisespannung	U_S			4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	7	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V	8			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA				1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, U_{IL}=0,8 V, $-I_{QH}$=400 µA	8	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, U_{IH}=2V, I_{QL}=16 mA	7		0,2	0,4	V
Statische Störsicherheit	U_{ss}			0,4	1		V
H-Eingangsstrom	I_{IH}	U_{IH}=2,4 V | U_S	9			40	µA
pro Eingang	I_I	U_I=5,5 V | =5,25 V	9			1	mA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V	10			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	11	18		55	mA
H-Speisestrom	I_{SH}	U_S=5,25 V, U_I=0 V	13		4	8	mA
L-Speisestrom	I_{SL}	U_S=5,25 V, U_I=5 V	12		7,4	14	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C, Stift 11 und 12 offen

Signal-Laufzeit	t_{PHL}	C_L=15 pF, R_L=400 Ω	22		8	15	ns
	t_{PLH}				13	22	ns

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q					10	
Eingangslastfaktor pro Eingang	F_I					1	
Logische Funktion		$Q=\overline{(A \wedge B) \vee (C \wedge D) \vee \text{Erw.}^1)}$					

[1]) Nur bei FLH 151/155

Statische Kenndaten der Knotenpunkte N_1 und N_2 bei U_S=5 V, T_U=0 °C[1, 2])

		Prüfbedingungen	Prüf-schal-tung	untere Grenze B	typ	obere Grenze A	Ein-heit
Eingangsstrom in den Knotenpunkten N_1, N_2	$I_{N1, N2}$	U_S=4,75 V R=130 Ω I_{QH}=16 mA	15			3,5	mA
Basis-Emitter-Spannung des unteren Ausgangs-transistors	U_{BE}	U_S=4,75 V R=130 Ω I_{QH}=16 mA, I_{N2}=620 µA	15			1	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V $-I_{QH}$=400 µA $-I_{N1}$=270 µA I_{N2}=270 µA	16	2,4	3,3		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V I_{QL}=16 mA R=130 Ω I_{N2}=430 µA	15		0,22	0,4	V



Anschlußanordnung
Ansicht von oben



Schaltschema
(ein Glied)

1) Nur bei FLH 151/155
2) Die Knotenpunkte N_1 und N_2 werden gleichzeitig zum Erweitern benutzt.
Wenn N_1 und N_2 nicht benutzt werden, sind beide Anschlüsse offen zu lassen und nicht miteinander zu verbinden.
Es können maximal 4 FLY 101/105 am Baustein FLH 151/155 angeschaltet werden.

FLH 171 – 7453
FLH 175 – 8453
FLH 181 – 7454
FLH 185 – 8454

Bestellbezeichnungen

FLH 171:	Q67000–H8
FLH 175:	Q67000–H161
FLH 181:	Q67000–H9
FLH 185:	Q67000–H162

Invertierendes UND/ODER-Glied mit 4×2 Eingängen

FLH 171/175 mit Erweiterungsanschlüssen (Knotenpunkte N_1 und N_2)
FLY 101/105 dazu passende Erweiterungsglieder
FLH 181/185 ohne Erweiterungsanschlüsse (Stift 11 und 12 dürfen nicht beschaltet werden)

Statische Kenndaten
im Temperaturbereich 1 und 5, Stift 11 und 12 offen

		Prüfbedingungen	Prüfschaltung	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S			4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	7	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V	8			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA				1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, U_{IS}=0,8 V, $-I_{QH}$=400 µA	8	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, U_{QL}=2,0 V, I_{QL}=16 mA	7		0,2	0,4	V
Statische Störsicherheit	U_{ss}			0,4	1,0		V
H-Eingangsstrom	I_{IH}	U_{IH}=2,4 V | U_S	9			40	µA
pro Eingang	I_I	U_I=5,5 V | =5,25 V	9			1	mA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V	10			1,6	mA
Kurzschlußausgangsstrom	$-I_Q$	U_S=5,25 V	11	18		55	mA
H-Speisestrom	I_{SH}	U_S=5,25 V, U_I=0 V	13		4	8	mA
L-Speisestrom	I_{SL}	U_S=5,25 V, U_I=5 V	12		5,1	9,5	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C, Stift 11 und 12 offen

Signal-Laufzeit	t_{PHL}	C_L=15 pF	22		8	15	ns
	t_{PLH}	R_L=400 Ω			13	22	ns

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q		10
Eingangslastfaktor pro Eingang	F_I		1

Logische Funktion: $Q=\overline{(A \wedge B) \vee (C \wedge D) \vee (G \wedge H) \vee (J \wedge K) \vee \text{Erw.}^1)}$

Statistische Kenndaten der Knotenpunkte N_1 und N_2[1,2])
siehe UND/ODER-Glied FLH 151 bzw. FLH 155.

[1]) Nur bei FLH 171/175
[2]) Die Knotenpunkte N_1 und N_2 werden gleichzeitig zum Erweitern benutzt.
Wenn N_1 und N_2 nicht benutzt werden, sind beide Anschlüsse offen zu lassen und nicht miteinander zu verbinden.
Es können maximal 4 FLY 101/105 am Baustein FLH 171/175 angeschaltet werden.



Anschlußanordnung
Ansicht von oben

Schaltschema



1) Nur bei FLH 171/175

FLH 191 – 7402
FLH 191 S – 7402 S1
FLH 195 – 8402
FLH 195 S – 8402 S1

Bestellbezeichnungen

FLH 191: Q67000-H10
FLH 191 S: Q67000-H428
FLH 195: Q67000-H163
FLH 195 S: Q67000-H435

Vier NOR-Glieder mit je zwei Eingängen

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	Prüfschaltung	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S			4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	7	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V	8			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA				1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, U_{IL}=0,8 V, $-I_{QH}$=400 µA	8	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, U_{IH}=2 V, I_{QL}=16 mA	7		0,2	0,4	V
Statistische Störsicherheit	U_{ss}			0,4	1,0		V
H-Eingangsstrom pro Eingang	I_{IH}	U_{IH}=2,4 V | U_S	9			40	µA
	I_I	U_I=5,54 V | =5,25 V	9			1	mA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V	10			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25	11	18		55	mA
H-Speisestrom	I_{SH}	U_S=5,25 V, U_I=0 V	13		8	16	mA
L-Speisestrom	I_{SL}	U_S=5,25 V, U_I=5 V	12		14	27	mA

Schaltzeiten bei U_S=5 V, T_U=25°C

Signal-Laufzeit	t_{PHL}	C_L=15 pF, R_L=400 Ω	22		8	15	ns
	t_{PLH}				12	22	ns

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q					10	
Eingangslastfaktor pro Eingang	F_I					1	
Logische Funktion		$Q=\overline{A \vee B}$					

FLH 191 S, FLH 195 S: wie FLH 191/195 jedoch Ausgangssperrstrom I_{QH}<500 µA bei U_Q=6,5 V



Anschlußanordnung
Ansicht von oben



Schaltschema (ein Glied)

FLH 201 – 7401
FLH 201 S – 7401 S1
FLH 201 T – 7401 S3
FLH 205 – 8401
FLH 205 S – 8401 S1
FLH 205 T – 8401 S3

Bestellbezeichnungen

FLH 201: Q67000-H11
FLH 201S: Q67000-H433
FLH 201T: Q67000-H409
FLH 205: Q67000-H164
FLH 205S: Q67000-H450
FLH 205T: Q67000-H334

Vier NAND-Glieder mit je zwei Eingängen und offenem Kollektor

Die Schaltglieder FLH 201/205 sind für Phantom-UND-Verknüpfungen vorgesehen (wired-AND).

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	Prüf-schal-tung	untere Grenze B	typ	obere Grenze A	Ein-heit
Speisespannung	U_S			4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	1	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V	14			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA				1,5	V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V U_{IH}=2 V, I_{QH}=16 mA	1		0,2	0,4	V
Statistische Störsicherheit	U_{ss}			0,4	1,0		V
H-Eingangsstrom	I_{IH}	U_{IH}=2,4 V | U_S	3			40	µA
pro Eingang	I_I	U_I=5,5 V | =5,25 V	3			1	mA
L-Eingangsstrom, pro Eingang	$-I_{IL}$	U_S=5,25 V U_{IL}=0,4 V	4			1,6	mA
H-Ausgangsstrom, pro Ausgang	I_{QH}	U_S=4,75 V U_{QH}=5,5 V, U_{IL}=0,8 V	14			250	µA
H-Speisestrom	I_{SH}	U_S=5,25 V U_I=0 V	6		4	8	mA
L-Speisestrom	I_{SL}	U_S=5,25 V U_I=5,0 V	6		12	22	mA
Schaltzeiten bei U_S=5 V, T_U=25 °C							
Signal-Laufzeit	t_{PHL}	R_L=400Ω | C_L=15 pF	22		8	15	ns
	t_{PLH}	R_L=4 kΩ			35	45	ns
Logische Daten							
L-Ausgangslastfaktor pro Ausgang	F_{QL}					10	
Eingangslastfaktor pro Eingang	F_I					1	
Logische Funktion		$Q=\overline{A \wedge B}$					

FLH 201 S, FLH 205 S: wie FLH 201/205 jedoch Ausgang 15 V/250 µA
FLH 201 T, FLH 205 T: wie FLH 201/205 jedoch Ausgang 5,5 V/50 µA

Berechnung des Kollektorwiderstandes R_L

Die Berechnung erfolgt nach folgenden Formeln

H-Zustand

$$R_{LA} = \frac{U_S - 2{,}4\ V}{n\ 250\ \mu A + N\ 40\ \mu A}\ (M\Omega)$$

L-Zustand

$$R_{LB} = \frac{U_S - 0{,}4\ V}{16\ mA - N\ 1{,}6\ mA}\ (k\Omega)$$

Wobei: U_S = Speisespannung
n = Anzahl der FLH 201 in UND-Verbindung
N = Anzahl der angeschlossenen Eingänge
} (Werte, siehe Tabelle)

Bei U_S=5 V und entsprechender Variation der Werte für n und N ergeben sich nachfolgend aufgeführte Grenzen für R_L. Der tatsächlich in der Schaltung verwendete Widerstand muß zwischen diesen beiden Werten liegen.

N	n							n
	1	2	3	4	5	6	7	1 bis 7 unterer Grenzwert R_{LB} in Ω
	oberer Grenzwert R_{LA} in Ω							
1	8965	4814	3291	2500	2015	1688	1452	319
2	7878	4482	3132	2407	1954	1645	1420	359
3	7027	4193	2988	2321	1897	1604	1390	410
4	6341	3939	2857	2241	1843	1566	1361	479
5	5777	3714	2736	2166	1793	1529	1333	575
6	5306	3513	2626	2096	1744	1494	1306	718
7	4905	3333	2524	2031	1699	1460	1280	958
8	4561	3170	2419	1969	1656			1437
9	4262	3023						2875
10	4000	nicht zulässig						4000



Anschlußanordnung
Ansicht von oben



Schaltschema
(ein Glied)

FLH 211 – 7404
FLH 215 – 8404

Bestellbezeichnungen

FLH 211: Q67000–H153
FLH 215: Q67000–H243

Sechsfacher Inverter

Statische Kenndaten
im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IH}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V U_{IL}=0,8 V $-I_{QH}$=400 µA	2,4	3,3		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V U_{IH}=2,0 V, I_{QL}=16mA		0,22	0,4	V
Statistische Störsicherheit	U_{ss}		0,4	1,0		V
H-Eingangsstrom	I_{IH}	U_{IH}=2,4 V | U_S			40	µA
pro Eingang	I_I	U_I=5,5 V | =5,25 V			1,0	mA
L-Eingangsstrom	$-I_{IL}$	U_S=5,25 V			1,6	mA
pro Eingang		U_{IL}=0,4 V				
Kurzschlußausgangsstrom	$-I_Q$	U_S=5,25 V	18		55	mA
pro Ausgang						
H-Speisestrom	I_{SH}	U_S=5,25 V U_I=0 V		6	12	mA
L-Speisestrom	I_{SL}	U_S=5,25 V U_I=5,0 V		18	33	mA

Schaltzeiten bei U_S=5V, T_U=25 °C

Signal-Laufzeit	t_{PHL}	C_L=15 pF		8	15	ns
	t_{PLH}	R_L=400 Ω		12	22	ns

Logische Daten

Ausgangslastfaktor	F_Q				10	
pro Ausgang						
Eingangslastfaktor	F_I				1	
pro Eingang						
Logische Funktion		$Q=\overline{A}$				



Anschlußanordnung
Ansicht von oben



Schaltschema
(ein Glied)

FLH 221 – 7480
FLH 225 – 8480

Bestellbezeichnungen

FLH 221: Q67000–J26
FLH 225: Q67000–H244

1-Bit-Volladdierer

Der Baustein FLH 221/225 ist ein 1-Bit-Volladdierer mit komplementären Ein- und Ausgängen. Der Übertrag ergibt sich am Ausgang $\overline{C_{Q+1}}$.

Statische Kenndaten im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
H-Ausgangsspannung	U_{QH}	F_Q nach Tabelle	2,4	3,5		V
L-Ausgangsspannung	U_{QL}	U_I=5,5V, U_S=5,25V		0,22	0,4	V
Eingangsstrom pro Eingang	I_I				1	mA
H-Eingangsstrom						
an A_1, A_2, B_1, B_2, A_C oder B_C	I_{IH}	U_S=5,25V			15	µA
an A* oder B*	I_{IH}	U_{IH}=2,4V		–1,1		µA
an C_e	I_{IH}				200	µA
L-Eingangsstrom						
an A_1, A_2, B_1, B_2, A_C oder B_C	$-I_{IL}$	U_S=5,25V			1,6	mA
an A* oder B*	$-I_{IL}$	U_{IL}=0,4V			2,6	mA
an C_e	$-I_{IL}$				8,0	mA
Kurzschlußausgangsstrom						
an Σ oder $\overline{\Sigma}$, pro Ausgang	$-I_Q$		18		57	mA
an A* oder B*, pro Ausgang	$-I_Q$	U_S=5,25V	0,9		2,9	mA
an $\overline{C_{Q+1}}$	$-I_Q$		18		70	mA
Speisestrom	I_S			21	35	mA

Schaltzeiten bei U_S=5V, T_U=25°C

Signal-Laufzeit						
von Eingang C_e zum Ausgang $\overline{C_{Q+1}}$	t_{PHL}	C_L=15pF		8	12	ns
von Eingang B_C zum Ausgang $\overline{C_{Q+1}}$	t_{PHL}	R_L=780Ω		38	55	ns
von Eingang A_C zum Ausgang Σ	t_{PHL}	C_L=15pF		62	80	ns
von Eingang B_C zum Ausgang Σ	t_{PHL}	R_L=400Ω		56	75	ns
von Eingang A_1 zum Ausgang A*	t_{PHL}	C_L=15pF		17	25	ns
von Eingang B_1 zum Ausgang B*	t_{PHL}			17	25	ns
Signal-Laufzeit						
von Eingang C_e zum Ausgang $\overline{C_{Q+1}}$	t_{PLH}	C_L=15pF		13	17	ns
von Eingang B_C zum Ausgang $\overline{C_{Q+1}}$	t_{PLH}	R_L=780Ω		18	25	ns
von Eingang A_C zum Ausgang Σ	t_{PLH}	C_L=15pF		52	70	ns
von Eingang B_C zum Ausgang Σ	t_{PLH}	R_L=400Ω		38	55	ns
von Eingang A_1 zum Ausgang A*	t_{PLH}	C_L=15pF		48	65	ns
von Eingang B_1 zum Ausgang B*	t_{PLH}			48	65	ns

Logische Daten

Ausgangslastfaktor an $\overline{C_{Q+1}}$	F_Q				5	
Ausgangslastfaktor an Σ oder $\overline{\Sigma}$	F_Q				10	
Ausgangslastfaktor an A* oder B*	F_Q				3	
Eingangslastfaktor an A_1, A_2, B_1, B_2, A_C oder B_C	F_I				1	
Eingangslastfaktor an C_e	F_I				5	



Anschlußanordnung
Ansicht von oben

Logisches Verhalten

Eingänge			Ausgänge		
C_e	B	A	$\overline{C_{Q+1}}$	$\overline{\Sigma}$	Σ
L	L	L	H	H	L
L	L	H	H	L	H
L	H	L	H	L	H
L	H	H	L	H	L
H	L	L	H	L	H
H	L	H	L	H	L
H	H	L	L	H	L
H	H	H	L	L	H

Anmerkung:

1. $A=\overline{A^* \wedge A_C}$, $B=\overline{B^* \wedge B_C}$
   wobei $A^*=\overline{A_1 \wedge A_2}$, $B^*=\overline{B_1 \wedge B_2}$
2. Wird A^* oder B^* als Eingang benutzt, so muß A_1 und A_2 bzw. B_1 und B_2 an Masse gelegt werden.
3. Werden die Eingänge A_1 und A_2 oder B_1 und B_2 benützt, dann muß A^* bzw. B^* offen bleiben oder in wired-AND (FLH 201) betrieben werden.

FLH 231 – 7482
FLH 235 – 8482

Bestellbezeichnungen

FLH 231: Q67000–J28
FLH 235: Q67000–H245

2-Bit-Volladdierer

Der Baustein FLH 231/235 ist ein Volladdierer für 2×2 Bits. Die Bit-Summen ergeben sich an Σ_1 und Σ_2, der Übertrag steht nur für das 2. Bit zur Verfügung.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}				0,8	V
H-Ausgangsspannung	U_{QH}	U_S=4,75V	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	F_Q nach Tabelle		0,2	0,4	V
Eingangsstrom pro Eingang	I_I	U_S=5,25V, U_I=5,5V			1	mA
H-Eingangsstrom						
an A_1, B_1 oder C_e	I_{IH}	U_S=5,25V			160	µA
an A_2 oder B_2	I_{IH}	U_{IH}=5,5V			40	µA
L-Eingangsstrom						
an A_1, B_1 oder C_e	$-I_{IL}$	U_S=5,25V			6,4	mA
an A_2 oder B_2	$-I_{IL}$	U_{IL}=0,4V			1,6	mA
Kurzschlußausgangsstrom						
an C_{Q+2}	$-I_Q$		18		70	mA
an Σ_1 oder Σ_2, pro Ausgang	$-I_Q$	U_S=5,25V	18		55	mA
Speisestrom	I_S			35	58	mA

Schaltzeiten bei U_S=5V, T_U=25°C

Signal-Laufzeit						
von Eingang C_e zum Ausgang Σ_1	t_{PHL}				40	ns
von Eingang B_2 zum Ausgang Σ_2	t_{PHL}				35	ns
von Eingang C_e zum Ausgang Σ_2	t_{PHL}				42	ns
von Eingang C_e zum Ausgang C_{Q+2}	t_{PHL}	C_L=15 pF, R_L=400 Ω bzw. 780 Ω an C_{Q+2}		17	27	ns
Signal-Laufzeit						
von Eingang C_e zum Ausgang Σ_1	t_{PLH}				34	ns
von Eingang B_2 zum Ausgang Σ_1	t_{PLH}				40	ns
von Eingang C_e zum Ausgang Σ_2	t_{PLH}				38	ns
von Eingang C_e zum Ausgang C_{Q+2}	t_{PLH}			12	19	ns

Logische Daten

Ausgangslastfaktor an C_{Q+2}	F_Q				5	
Ausgangslastfaktor an Σ_1 oder Σ_2	F_Q				10	
Eingangslastfaktor an A_2 oder B_2	F_I				1	
Eingangslastfaktor an A_1, B_1 oder C_e	F_I				4	



Anschlußanordnung
Ansicht von oben

Logisches Verhalten

Eingänge				Ausgänge					
				C_e=L			C_e=H		
A_1	B_1	A_2	B_2	Σ_1	Σ_2	C_{Q+2}	Σ_1	Σ_2	C_{Q+2}
L	L	L	L	L	L	L	H	L	L
H	L	L	L	H	L	L	L	H	L
L	H	L	L	H	L	L	L	H	L
H	H	L	L	L	H	L	H	H	L
L	L	H	L	L	H	L	H	H	L
H	L	H	L	H	H	L	L	L	H
L	H	H	L	H	H	L	L	L	H
H	H	H	L	L	L	H	H	L	H
L	L	L	H	L	H	L	H	H	L
H	L	L	H	H	H	L	L	L	H
L	H	L	H	H	H	L	L	L	H
H	H	L	H	L	L	H	H	L	H
L	L	H	H	L	L	H	H	L	H
H	L	H	H	H	L	H	L	H	H
L	H	H	H	H	L	H	L	H	H
H	H	H	H	L	H	H	H	H	H

FLH 241 – 7483
FLH 245 – 8483

Bestellbezeichnungen

FLH 241: Q67000–J29
FLH 245: Q67000–H246

4-Bit-Volladdierer

Der Baustein FLH 241/245 ist ein 4×2-Bit-Volladdierer.
Die Summenausgänge sind für jedes Bit vorhanden, wogegen der resultierende Übertrag C_{Q+4} erst beim 4. Bit zur Verfügung steht.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}				0,8	V
H-Ausgangsspannung	U_{QH}	U_S=4,75V	2,4	3,5		V
L-Ausgangspannung	U_{QL}	F_Q nach Tabelle		0,22	0,4	V
Eingangsstrom pro Eingang	I_I	U_S=5,25V U_I=5,5V			1	mA
H-Eingangsstrom						
an A_1, A_3, B_1, B_3 oder C_e	I_{IH}	U_S=5,25V			160	µA
an A_2, A_4, B_2 oder B_4	I_{IH}	U_{IH}=2,4V			40	µA
L-Eingangsstrom						
an A_1, A_3, B_1, B_3 oder C_e	$-I_{IL}$	U_S=5,25V			6,4	mA
an A_2, A_4, B_2 oder B_4	$-I_{IL}$	U_{IL}=0,4V			1,6	mA
Kurzschlußausgangsstrom						
an Σ_1, Σ_2, Σ_3 oder Σ_4, pro Ausg.	$-I_Q$	U_S=5,25V	18		55	mA
an C_{Q+4}	$-I_Q$		18		70	mA
Stromaufnahme	I_S			78	128	mA
Schaltzeiten bei U_S=5V, T_U=25°C						
Signal-Laufzeit						
von C_e nach Σ_1	t_{PHL}				40	ns
von C_e nach Σ_2	t_{PHL}	C_L=15 pF			42	ns
von C_e nach Σ_3	t_{PHL}	R_L=400 Ω			60	ns
von C_e nach Σ_4	t_{PHL}	bzw. 780 Ω			55	ns
von C_e nach C_{Q+4}	t_{PHL}	an C_{Q+4}		22	32	ns
von A_2 oder B_2 nach Σ_2	t_{PHL}				35	ns
von A_4 oder B_4 nach Σ_4	t_{PHL}				35	ns
Signal-Laufzeit						
von C_e nach Σ_1	t_{PLH}				34	ns
von C_e nach Σ_2	t_{PLH}	C_L=15 pF			38	ns
von C_e nach Σ_3	t_{PLH}	R_L=400 Ω			50	ns
von C_e nach Σ_4	t_{PLH}	bzw. 780 Ω			55	ns
von C_e nach C_{Q+4}	t_{PLH}	an C_{Q+4}		35	48	ns
von A_2 oder B_2 nach Σ_2	t_{PLH}				40	ns
von A_4 oder B_4 nach Σ_4	t_{PLH}				40	ns

Logische Daten			
Ausgangslastfaktor			
an C_{Q+4}	F_Q		5
an Σ_1, Σ_2, Σ_3, oder Σ_4	F_Q		10
Eingangslastfaktor			
an A_2, A_4, B_2 oder B_4	F_I		1
an A_1, A_3, B_1, B_3 oder C_e	F_I		4



Anschlußanordnung
Ansicht von oben

Logisches Verhalten

Eingänge				Ausgänge					
				C_e=L / C_2=L			C_e=H / C_2=H		
A_1 / A_3	B_1 / B_3	A_2 / A_4	B_2 / B_4	Σ_1 / Σ_3	Σ_2 / Σ_4	C_2/C_{Q+4}	Σ_1 / Σ_3	Σ_2 / Σ_4	C_2/C_{Q+4}
L	L	L	L	L	L	L	H	L	L
H	L	L	L	H	L	L	L	H	L
L	H	L	L	H	L	L	L	H	L
H	H	L	L	L	H	L	H	H	L
L	L	H	L	L	H	L	H	H	L
H	L	H	L	H	H	L	L	L	H
L	H	H	L	H	H	L	L	L	H
H	H	H	L	L	L	H	H	L	H
L	L	L	H	L	H	L	H	H	L
H	L	L	H	H	H	L	L	L	H
L	H	L	H	H	H	L	L	L	H
H	H	L	H	L	L	H	H	L	H
L	L	H	H	L	L	H	H	L	H
H	L	H	H	H	L	H	L	H	H
L	H	H	H	H	L	H	L	H	H
H	H	H	H	L	H	H	H	H	H

Anmerkung:
C_2=interner Übertrag der 2. Stufe (nicht herausgeführt)
Die Eingangsbedingungen an A_1, A_2, B_1, B_2 und C_e werden zur Bestimmung der Ausgänge Σ_1 und Σ_2 und des internen Übertrags C_2 benützt.
Die Bedingungen an C_2, A_3, B_3, A_4 und B_4 bestimmen die Ausgänge Σ_3, Σ_4 und C_{Q+4}.

FLH 251 – 4929
FLH 255 – 49829

Bestellbezeichnungen

FLH 251: Q67000-H138
FLH 255: Q67000-H247

2 NAND-Glieder und 4 Inverter

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V U_{IL}=0,8 V $-I_{QH}$=400 µA	2,4	3,3		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V U_{IH}=2 V, I_{QL}=16 mA		0,22	0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
H-Eingangsstrom	I_{IH}	U_{IH}=2,4 V | U_S			40	µA
pro Eingang	I_I	U_I=5,5 V | =5,25 V			1,0	mA
L-Eingangsstrom, pro Eingang	$-I_{IL}$	U_S=5,25 V U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		55	mA
H-Speisestrom	I_{SH}	U_S=5,25 V U_I=0V		8	16	mA
L-Speisestrom	I_{SL}	U_S=5,25 V U_I=5,0 V		24	44	mA

Schaltzeiten bei U_S=5V, T_U=25 °C

Signal-Laufzeit	t_{PHL} } C_L=15 pF			7	15	ns
	t_{PLH} } R_L=400 Ω			11	22	ns

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q				10	
Eingangslastfaktor pro Eingang	F_I				1	

Logische Funktion Glied I und IV $Q=\overline{A \wedge B}$
Logische Funktion Glied II, III, V und VI $Q=\overline{A}$



Anschlußanordnung
Ansicht von oben



Schaltschema
(ein Glied)

*) Eingang B nur bei Glied I und IV

FLH 271 – 7405
FLH 271 S – 7405 S1
FLH 271 T – 7405 S3
FLH 275 – 8405
FLH 275 S – 8405 S1
FLH 275 T – 8405 S3

Bestellbezeichnungen

FLH 271: Q67000–H154
FLH 271S: Q67000–H462
FLH 271T: Q67000–H459
FLH 275: Q67000–H248
FLH 275S: Q67000–H460
FLH 275T: Q67000–H461

6 Inverter mit offenem Kollektor

Die Bausteine FLH 271/275, S und T enthalten 6 Inverter, die für Phantom-UND-Verknüpfungen geeignet sind (wired-AND). Bei Phantom-UND-Verknüpfungen gelten die gleichen Formeln und Tabellen wie für FLH 201/205.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA			1,5	V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V U_{IH}=2 V, I_{QL}=16 mA		0,2	0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
H-Eingangsstrom	I_{IH}	U_{IH}=2,4 V | U_S			40	µA
pro Eingang	I_I	U_I=5,5 V | =5,25 V			1,0	mA
L-Eingangsstrom	$-I_{IL}$	U_S=5,25 V			1,6	mA
pro Eingang		U_{IL}=0,4 V				
H-Ausgangsstrom	I_{QH}	U_S=4,75 V			250	µA
pro Ausgang		U_Q=5,5 V, U_{IL}=0,8 V				
H-Speisestrom	I_{SH}	U_S=5,0 V		6	12	mA
		U_I=0 V, T_U=25 °C				
L-Speisestrom	I_{SL}	U_S=5,0 V		18	33	mA
		U_I=5,0 V, T_U=25 °C				

Schaltzeiten bei U_S=5V, T_U=25 °C

Signal-Laufzeit	t_{PHL}	R_L=400 Ω | C_L=15 pF		8	15	ns
	t_{PLH}	R_L=4 kΩ		40	55	ns

Logische Daten

L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor pro Eingang	F_I				1	
Logische Funktion		$Q=\overline{A}$				

FLH 271 S, FLH 275 S: wie FLH 271/275 jedoch Ausgang 15V/250 µA
FLH 271 T, FLH 275 T: wie FLH 271/275 jedoch Ausgang 5,5V/50 µA



Anschlußanordnung
Ansicht von oben



Schaltschema
(ein Glied)

FLH 281 – 7442
FLH 285 – 8442

Bestellbezeichnungen

FLH 281: Q67000-L3
FLH 285: Q67000-L13

BCD-Dezimal-Dekoder

Der Baustein FLH 281/285 dekodiert binäre Dezimalzahlen. Die Eingänge sind direkt an die Ausgänge aller Dezimalzähler anschließbar, wobei A mit Q_A, B mit Q_B, C mit Q_C und D mit Q_D verbunden wird.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V U_{IH}=2 V, U_{IL}=0,8 V $-I_{QH}$=800 µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V U_{IH}=2 V, U_{IL}=0,8 V I_{QL}=16 mA		0,2	0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
H-Eingangsstrom	I_{IH}	U_{IH}=2,4 V | U_S			40	µA
pro Eingang	I_I	U_I=5,5 V | =5,25 V			1,0	mA
L-Eingangsstrom	$-I_{IL}$	U_{IL}=0,4 V			1,6	mA
pro Eingang		U_S=5,25 V				
Kurzschlußausgangsstrom	$-I_Q$	U_S=5,25 V	18		55	mA
pro Ausgang						
Speisestrom	I_S	U_S=5,25 V		28	56	mA
Schaltzeiten bei U_S=5V, T_U=25 °C						
Signal-Laufzeit						
nach Ausgang 0	t_{PHL}	R_L=400 Ω		14	25	ns
nach Ausgang 1 bis 9	t_{PHL}	C_L=15 pF		17	30	ns
Signal-Laufzeit						
nach Ausgang 0	t_{PLH}			10	25	ns
nach Ausgang 1 bis 9	t_{PLH}			17	30	ns
Logische Daten						
Ausgangslastfaktor H-Signal	F_{QH}				20	
pro Ausgang L-Signal	F_{QL}				10	
Eingangslastfaktor	F_I				1	
pro Eingang						



Anschlußanordnung
Ansicht von oben

Logisches Verhalten

BCD-Eingänge				Dezimal-Ausgänge									
D	C	B	A	0	1	2	3	4	5	6	7	8	9
L	L	L	L	L	H	H	H	H	H	H	H	H	H
L	L	L	H	H	L	H	H	H	H	H	H	H	H
L	L	H	L	H	H	L	H	H	H	H	H	H	H
L	L	H	H	H	H	H	L	H	H	H	H	H	H
L	H	L	L	H	H	H	H	L	H	H	H	H	H
L	H	L	H	H	H	H	H	H	L	H	H	H	H
L	H	H	L	H	H	H	H	H	H	L	H	H	H
L	H	H	H	H	H	H	H	H	H	H	L	H	H
H	L	L	L	H	H	H	H	H	H	H	H	L	H
H	L	L	H	H	H	H	H	H	H	H	H	H	L
H	L	H	L	H	H	H	H	H	H	H	H	H	H
H	L	H	H	H	H	H	H	H	H	H	H	H	H
H	H	L	L	H	H	H	H	H	H	H	H	H	H
H	H	L	H	H	H	H	H	H	H	H	H	H	H
H	H	H	L	H	H	H	H	H	H	H	H	H	H
H	H	H	H	H	H	H	H	H	H	H	H	H	H

FLH 291 – 7403
FLH 291 S – 7403 S1
FLH 291 T – 7403 S3
FLH 295 – 8403
FLH 295 S – 8403 S1
FLH 295 T – 8403 S3

Bestellbezeichnungen

FLH 291: Q67000-H149
FLH 291S: Q67000-H242
FLH 291T: Q67000-H429
FLH 295: Q67000-H249
FLH 295S: Q67000-H437
FLH 295T: Q67000-H438

Vier NAND-Glieder mit je zwei Eingängen und offenem Kollektor

Die Bausteine FLH 291/295, S und T enthalten 4 TTL-NAND-Glieder, die für Phantom-UND-Verknüpfungen geeignet sind (wired-AND). Bei Phantom-UND-Verknüpfungen gelten die gleichen Formeln und Tabellen wie für FLH 201/205.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V U_{IH}=2 V, I_{QL}=16 mA		0,2	0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
H-Eingangsstrom	I_{IH}	U_{IH}=2,4 V | U_S			40	µA
pro Eingang	I_I	U_I=5,5 V | =5,25 V			1,0	mA
L-Eingangsstrom	$-I_{IL}$	U_S=5,25 V			1,6	mA
pro Eingang		U_{IL}=0,4 V				
H-Ausgangsstrom	I_{QH}	U_S=4,75 V			250	µA
pro Ausgang		U_{IL}=0,8 V, U_Q=5,5 V				
H-Speisestrom	I_{SH}	U_S=5,25 V U_I=0 V		4	8,0	mA
L-Speisestrom	I_{SL}	U_S=5,25 V U_I=5,0 V		12	22	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Signal-Laufzeit	t_{PHL}	R_L=400 Ω | C_L=15 pF		8	15	ns
	t_{PLH}	R_L=4,0 kΩ | C_L=15 pF		35	45	ns

Logische Daten

L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor pro Eingang	F_I				1	
Logische Funktion		$Q=\overline{A \wedge B}$				

FLH 291 S, FLH 295 S: wie FLH 291/295 jedoch Ausgang 15 V/250 µA
FLH 291 T, FLH 295 T: wie FLH 291/295 jedoch Ausgang 5,5 V/50 µA

FLH 291
FLH 291 S
FLH 291 T
FLH 295
FLH 295 S
FLH 295 T



Anschlußanordnung
Ansicht von oben



Schaltschema
(ein Glied)

FLH 291 U – 7426
FLH 295 U – 8426

Bestellbezeichnungen

FLH 291U: Q67000-H506
FLH 295U: Q67000-H507

Vier NAND-Glieder mit je 2 Eingängen und offenem Kollektorausgang mit 15 V

Der Baustein FLH 291/295 U enthält 4 TTL-NAND-Glieder, die für Phantom-UND-Verknüpfungen geeignet sind (wired-AND, Widerstandstabelle siehe FLH 201/205). Die zulässige Spannung am Ausgang Q beträgt 15V, der maximale Ausgangssperrstrom 50 µA, bei 12V. Dadurch sind die Bausteine speziell der Ansteuerung von 12V-Systemen angepaßt.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{LH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, U_{IH}=2,0 V, I_{QL}=16 mA			0,4	V
H-Eingangsstrom	I_{IH}	U_{IH}=2,4 V, U_S=5,25 V			40	µA
pro Eingang	I_I	U_I=5,5 V, U_S=5,25 V			1,0	mA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
H-Ausgangsstrom	I_{QH}	U_S=4,75 V, U_Q=12 V			50	µA
pro Ausgang	I_{QH}	U_{IL}=0,8 V, U_Q=15 V			1	mA
H-Speisestrom	I_{SH}	U_S=5,25 V, U_{IL}=0 V		4	8	mA
L-Speisestrom	I_{SL}	U_S=5,25 V, U_{IH}=5,0 V		12	22	mA

Schaltzeiten bei U_S=5V, T_U=25 °C

Signal-Laufzeit	t_{PHL}	C_L=15 pF, R_L=1 kΩ		11	17	ns
	t_{PLH}			16	24	ns

Logische Daten

L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor pro Eingang	F_I				1	

Logische Funktion $Q=\overline{A \wedge B}$

FLH 291U – 7426
FLH 295U – 8426



Anschlußanordnung
Ansicht von oben



Schaltschema
(ein Glied)

FLH 321 – 4930
FLH 325 – 49830

Bestellbezeichnungen

FLH 321: Q67000–H139
FLH 325: Q67000–H315

Vier NAND-Leistungsglieder mit je zwei Eingängen

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V U_{IL}=0,8 V, $-I_{QH}$=1,2 mA	2,4	3,3		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V U_{IH}=2 V, I_{QL}=48 mA		0,28	0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
H-Eingangsstrom	I_{IH}	U_{IH}=2,4 V | U_S			40	µA
pro Eingang	I_I	U_I=5,5 V | =2,25 V			1,0	mA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		70	mA
H-Speisestrom	I_{SH}	U_S=5,25 V U_I=0 V		8	16	mA
L-Speisestrom	I_{SL}	U_S=5,25 V U_I=5,0 V		34	54	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Signal-Laufzeit	t_{PHL} } C_L=15 pF			8	15	ns
	t_{PLH} } R_L=400 Ω			13	22	ns

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q				30	
Eingangslastfaktor pro Eingang	F_I				1	
Logische Funktion		$Q=\overline{A \wedge B}$				

Bei Entwicklungen empfohlen: **FLH 531**



Anschlußanordnung
Ansicht von oben



Schaltschema
(ein Glied)

FLH 331 – 4931
FLH 335 – 49831

Bestellbezeichnungen

FLH 331: Q67000–H140
FLH 335: Q67000–H316

Zwei NAND-Glieder mit je fünf Eingängen

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, U_{IL}=0,8 V, $-I_{QH}$=400 µA	2,4	3,3		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, U_{IH}=2 V, I_{QL}=16 mA		0,22	0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
H-Eingangsstrom	I_{IH}	U_{IH}=2,4 V, U_S=5,25 V			40	µA
pro Eingang	I_I	U_I=5,5 V, U_S=5,25 V			1,0	mA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		55	mA
H-Speisestrom	I_{SH}	U_S=5,25 V, U_I=0 V		2	4	mA
L-Speisestrom	I_{SL}	U_S=5,25 V, U_I=5,0 V		6	12	mA

Schaltzeiten bei U_S=5V, T_U=25 °C

Signal-Laufzeit	t_{PHL}	C_L=15 pF, R_L=400 Ω		8	15	ns
	t_{PLH}			13	22	ns

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q				10	
Eingangslastfaktor pro Eingang	F_I				1	

Logische Funktion $Q=\overline{A \wedge B \wedge C \wedge D \wedge G}$



Anschlußanordnung
Ansicht von oben



Schaltschema
(ein Glied)

FLH 341 – 7486
FLH 345 – 8486

Bestellbezeichnungen

FLH 341: Q67000–H354
FLH 345: Q67000–H297

Vier Exklusiv-ODER-Glieder mit je zwei Eingängen

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V U_{IL}=0,8 V, U_{IH}=2 V $-I_{QH}$=800 µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V U_{IL}=0,8 V, U_{IH}=2 V, I_{QL}=16 mA		0,2	0,4	V
H-Eingangsstrom	I_{IL}	U_{IH}=2,4 V | U_S			40	µA
pro Eingang	I_I	U_I=5,5 V | =5,25 V			1	mA
L-Eingangsstrom	$-I_{IH}$	U_S=5,25 V			1,6	mA
pro Eingang		U_{IL}=0,4 V				
Kurzschlußausgangsstrom	$-I_Q$	U_S=5,25 V	18		55	mA
pro Ausgang		U_{IH}=4,5 V, U_{IL}=0 V				
Speisestrom	I_S	U_S=5,25 V U_I=4,5 V		30	50	mA

Schaltzeiten bei U_S=5V, T_U=25 °C

Signal-Laufzeit,	t_{PHL}	C_L=15 pF, R_L=400 Ω		11	17	ns
zweiter Eingang L-Signal	t_{PLH}			15	23	ns
Signal-Laufzeit	t_{PHL}			13	22	ns
zweiter Eingang H-Signal	t_{PLH}			18	30	ns

Logische Daten

Ausgangslastfaktor H-Signal	F_{QH}				20	
pro Ausgang L-Signal	F_{QL}				10	
Eingangslastfaktor	F_I				1	
pro Eingang						

Logische Funktion $Q=(A \wedge \overline{B}) \vee (\overline{A} \wedge B)$

FLH 341
FLH 345



Anschlußanordnung
Ansicht von oben



Schaltschema
(ein Glied)

Logisches Verhalten

Eingänge		Ausgang
A	B	Q
L	L	L
L	H	H
H	L	H
H	H	L

FLH 351 – 7413
FLH 355 – 8413
FLH 601 – 74132
FLH 605 – 84132
7414
8414

Bestellbezeichnungen

FLH 351:	Q67000–L19
FLH 355:	Q67000–H325
FLH 601:	Q67000–H623
FLH 605:	Q67000–H624
7414:	Q67000–L109
8414:	Q67000–L120

Schmitt-Trigger

FLH 351/355: Zwei NAND-Schmitt-Trigger mit je 4 Eingängen
FLH 601/605: Vier NAND-Schmitt-Trigger mit je 2 Eingängen
7414/8414: Sechs NAND-Schmitt-Trigger mit je 1 Eingang

Die Bausteine haben unterschiedliche Schwellenspannungen für steigende (U_{So}) und fallende (U_{Su}) Eingangssignale. Die Hysterese beträgt 0,8 V. Ein besonderer Vorteil ist die interne Temperaturkompensation, die eine sehr hohe Stabilität der Schwellenwerte und Hysterese über den gesamten Temperaturbereich gewährleistet. Die Bausteine können durch langsamste Eingangsflanken und unmittelbar durch Gleichspannung getriggert werden und geben ein sauberes Ausgangssignal ab.
Anwendung: TTL-Systemanschluß für langsame Eingangsimpulse, Impulsformer, Multivibrator, Schwellenwertdetektor, Impulsverlängerung.

Statische Kenndaten
im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
obere Schwellenspannung	U_{So}	U_S=5,0 V	1,5	1,7	2,0	V
untere Schwellenspannung	U_{Su}	U_S=5,0 V	0,6	0,9	1,1	V
Hysterese	U_H	U_S=5,0 V	0,4	0,8		V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=800 µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA		0,2	0,4	V
Statische Störsicherheit	U_{ssQ}			1,5	1,1	V
	U_{ssL}			2,4	1,3	V
Eingangsstrom bei U_{So}						
bei FLH 351/5	$-I_{Io}$	U_I=1,7 V, U_S=5 V		0,65		mA
bei FLH 601/5 und 7/8414	$-I_{Io}$	U_I=1,7 V, U_S=5 V		0,43		mA
Eingangsstrom bei U_{Su}						
bei FLH 351/5	$-I_{Iu}$	U_I=0,9 V, U_S=5 V		0,85		mA
bei FLH 601/5 und 7/8414	$-I_{Iu}$	U_I=0,9 V, U_S=5 V		0,56		mA
H-Eingangsstrom	I_{IH}	U_{IH}=2,4 V, U_S			40	µA
pro Eingang	I_I	U_I=5,5 V, U_S=5,25 V			1,0	mA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V		1,0	1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		55	mA

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
H-Speisestrom						
bei FLH 351/5		U_S=5,25 V, U_I=0 V		14	23	mA
bei FLH 601/5				15	24	mA
bei 7/8414				22	36	mA
L-Speisestrom						
bei FLH 351/5		U_S=5,15 V, U_I=5 V		20	32	mA
bei FLH 601/5				26	40	mA
bei 7/8414				39	60	mA
Schaltzeiten bei U_S=5 V, T_U=25 °C						
Signal-Laufzeit	t_{PHL}	C_L=15 pF		15	22	ns
	t_{PLH}	R_L=400 Ω		18	27	ns
Logische Daten						
H-Ausgangslastfaktor pro Ausgang	F_{QH}				20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor pro Eingang	F_I				1	

Logische Funktion bei FLH 351/355 $Q=A \wedge B \wedge C \wedge D$
bei FLH 601/605 $Q=A \wedge B$
bei 7414/8414 $Q=A$

FLH 351
FLH 355
FLH 601
FLH 605
7414
8414

FLH 351/355



FLH 601/605



Anschlußanordnungen, Ansicht von oben

7414/8414





Typische Übertragungskennlinie $U_Q = f(U_I)$

Impulsdiagramm



Schwellenspannung und Hysterese in Abhängigkeit von der Speisespannung
V U_S bei T_U = 25 °C



Abhängigkeit der oberen Schwellenspannung U_{So} von der Umgebungstemperatur
V T_U bei U_S = 5 V



Abhängigkeit der unteren Schwellenspannung U_{Su} von der Umgebungstemperatur
V T_U bei U_S = 5 V



Abhängigkeit der Hysterese U_H von der Umgebungstemperatur
T_U bei U_S=5 V



FLH 361 – 7443
FLH 365 – 8443

Bestellbezeichnungen

FLH 361: Q67000–H356
FLH 365: Q67000–H404

Exzeß-3-Dezimal-Dekoder

Der Baustein FLH 361/365 dekodiert binäre Zahlen des Exzeß-3-Codes in die Dezimalzahlen 0 bis 9

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, U_{IH}=2 V, U_{IL}=0,8 V, $-I_{QH}$=800 µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, U_{IH}=2 V, U_{IL}=0,8 V, I_{QL}=16 mA		0,2	0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
H-Eingangsstrom pro Eingang	I_{IH} I_I	U_{IH}=2,4 V | U_S =5,25 V U_I=5,5 V | U_S =5,25 V			40 1,0	µA mA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		55	mA
Speisestrom	I_S	U_S=5,25 V		28	56	mA

Schaltzeiten bei U_S=5V, T_U=25 °C

Signal-Laufzeit	t_{PHL} t_{PLH}	R_L=400 Ω, C_L=15 pF		17 17	30 30	ns ns

Logische Daten

Ausgangslastfaktor pro Ausgang	H-Signal L-Signal	F_{QH} F_{QL}			20 10	
Eingangslastfaktor pro Eingang		F_I			1	



Anschlußanordnung
Ansicht von oben

Logisches Verhalten

Exzeß-3-Eingänge				Dezimal-Ausgänge									
D	C	B	A	0	1	2	3	4	5	6	7	8	9
L	L	H	H	L	H	H	H	H	H	H	H	H	H
L	H	L	L	H	L	H	H	H	H	H	H	H	H
L	H	L	H	H	H	L	H	H	H	H	H	H	H
L	H	H	L	H	H	H	L	H	H	H	H	H	H
L	H	H	H	H	H	H	H	L	H	H	H	H	H
H	L	L	L	H	H	H	H	H	L	H	H	H	H
H	L	L	H	H	H	H	H	H	H	L	H	H	H
H	L	H	L	H	H	H	H	H	H	H	L	H	H
H	L	H	H	H	H	H	H	H	H	H	H	L	H
H	H	L	L	H	H	H	H	H	H	H	H	H	L
H	H	L	H	H	H	H	H	H	H	H	H	H	H
H	H	H	L	H	H	H	H	H	H	H	H	H	H
H	H	H	H	H	H	H	H	H	H	H	H	H	H
L	L	L	L	H	H	H	H	H	H	H	H	H	H
L	L	L	H	H	H	H	H	H	H	H	H	H	H
L	L	H	L	H	H	H	H	H	H	H	H	H	H

FLH 371 – 7444
FLH 375 – 8444

Bestellbezeichnungen

FLH 371: Q67000–H357
FLH 375: Q67000–H403

Exzeß-3-Gray-Dezimal-Dekoder

Der Baustein FLH 371/375 dekodiert binäre Zahlen des Exzeß-3-Gray-Codes in die Dezimalzahlen 0 bis 9 (einschrittiger Code).

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, U_{IH}=2 V, U_{IL}=0,8 V, $-I_{QH}$=800 µA	2,4	3,4		
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, U_{IH}=2 V, U_{IL}=0,8 V, I_{QL}=16 mA		0,2	0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
H-Eingangsstrom, pro Eingang	I_{IH}	U_{IH}=2,4 V | U_S			40	µA
	I_I	U_I=5,5 V | =5,25 V			1,0	mA
L-Eingangsstrom, pro Eingang	$-I_{IH}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		55	mA
Speisestrom	I_S	U_S=5,25 V		28	56	mA

Schaltzeiten bei U_S=5V, T_U=25 °C

Signal-Laufzeit	t_{PHL}	R_L=400 Ω, C_L=15 pF		17	30	ns
	t_{PLH}			17	30	ns

Logische Daten

Ausgangslastfaktor pro Ausgang	H-Signal	F_{QH}			20	
	L-Signal	F_{QL}			10	
Eingangslastfaktor pro Eingang		F_I			1	



Anschlußanordnung
Ansicht von oben

Logisches Verhalten

Exzeß-3-Gray-Eingänge				Dezimal-Ausgänge									
D	C	B	A	0	1	2	3	4	5	6	7	8	9
L	L	H	L	L	H	H	H	H	H	H	H	H	H
L	H	H	L	H	L	H	H	H	H	H	H	H	H
L	H	H	H	H	H	L	H	H	H	H	H	H	H
L	H	L	H	H	H	H	L	H	H	H	H	H	H
L	H	L	L	H	H	H	H	L	H	H	H	H	H
H	H	L	L	H	H	H	H	H	L	H	H	H	H
H	H	L	H	H	H	H	H	H	H	L	H	H	H
H	H	H	H	H	H	H	H	H	H	H	L	H	H
H	H	H	L	H	H	H	H	H	H	H	H	L	H
H	L	H	L	H	H	H	H	H	H	H	H	H	L
H	L	H	H	H	H	H	H	H	H	H	H	H	H
H	L	L	H	H	H	H	H	H	H	H	H	H	H
H	L	L	L	H	H	H	H	H	H	H	H	H	H
L	L	L	L	H	H	H	H	H	H	H	H	H	H
L	L	L	H	H	H	H	H	H	H	H	H	H	H
L	L	H	H	H	H	H	H	H	H	H	H	H	H

FLH 381 – 7408
FLH 385 – 8408
FLH 391 – 7409
FLH 395 – 8409
FLH 391 T – 7409 S1
FLH 395 T – 8409 S1

Bestellbezeichnungen

FLH 381: Q67000–H398
FLH 385: Q67000–H402
FLH 391: Q67000–H399
FLH 395: Q67000–H425
FLH 391 T: Q67000–H720
FLH 395 T: Q67000–H846

Vier UND-Glieder mit je zwei Eingängen

FLH 381/385 mit Gegentaktausgang
FLH 391/395 mit offenem Kollektorgausang
FLH 391/395 T mit offenem Kollektorausgang 15 V/250 µA

Die Bausteine FLH 391/5, T sind für wired-AND-Verknüpfungen geeignet. Dabei gelten die gleichen Formeln und Tabellen wie für den FLH 201/5.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung bei FLH 381/385	U_{QH}	U_S=4,75 V U_{IH}=2,0 V $-I_{QH}$=800 µA	2,4	3,4		V
H-Ausgangsstrom		U_S=4,75 V				
bei FLH 391/395	I_{QH}	U_{IH}=2 V, U_{QH}=5,5 V			250	µA
bei FLH 391/395 T	I_{QH}	U_{IH}=2 V, U_{QH}=15 V			250	µA
L-Ausgangsspannung	U_{QL}	U_S=4,75 V U_{IL}=0,8 V, I_{QL}=16 mA		0,2	0,4	V
Statische Störsicherheit	U_{es}		0,4	1,0		V
H-Eingangsstrom,	I_{IH}	U_{IH}=2,4 V U_S			40	µA
pro Eingang	I_I	U_S=5,5 V =5,25 V			1,0	mA
L-Eingangsstrom, pro Eingang	$-I_L$	U_S=5,25 V U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang bei FLH 381/385	$-I_Q$	U_S=5,25 V	17		55	mA
H-Speisestrom	I_{SH}	U_S=5,25 V, U_I=5 V		11	21	mA
L-Speisestrom	I_{SL}	U_S=5,25 V, U_I=0 V		20	30	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Signal-Laufzeit	t_{PHL}	C_L=15 pF R_L=400 Ω		17,5	27	ns
bei FLH 381/385	t_{PLH}			12	19	ns
Signal-Laufzeit	t_{PHL}			21	32	ns
bei FLH 391/395,T	t_{PLH}			16	29	ns

Logische Daten

H-Ausgangslastfaktor pro Ausgang bei FLH 381/385	F_{QH}				20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor pro Eingang	F_I				1	

Logische Funktion $Q = A \wedge B$

FLH 381
FLH 385
FLH 391
FLH 395
FLH 391 T
FLH 395 T



Anschlußanordnung
Ansicht von oben



FLH 381/385
Schaltschema
(ein Glied)



FLH 391/395, T
Schaltschema
(ein Glied)

FLH 401 – 74181
FLH 405 – 84181

Bestellbezeichnungen

FLH 401: Q67000–H431
FLH 405: Q67000–H427

4-Bit-Arithmetische Logikeinheit (Rechenelement)

Der Baustein FLH 401/405 ist eine sehr schnelle arithmetische Logikeinheit, die 16 binäre arithmetische Operationen an zwei 4-Bit-Wörtern durchführt oder aber 16 logische Funktionen zweier Boolscher Variablen bildet. Die möglichen Operationen sind in der Funktionstabelle aufgezeigt und werden durch die Funktionswahl-Eingänge (S_0, S_1, S_2, S_3) bestimmt.
Der Baustein kann mit positiver oder negativer Logik arbeiten, sofern die Anschlußbelegung und der Ein- und Ausgangsübertrag richtig gedeutet werden (siehe Tabelle).
Logische Betriebsart, Betriebszustand BA=H-Signal: Dabei können AND, NAND, OR, NOR, Exklusiv-ODER sowie 10 andere logische Funktionen gebildet werden.
Arithmetische Betriebsart, Betriebszustand BA=L-Signal: Es sind Rechenoperationen wie Addition (S=HLLH) und Subtraktion (S=LHHL) möglich, die durch Parallelübertrag mittels der Übertragseinheit FLH 411/415 sehr schnell ausgeführt werden können. So ist z. B. die typische Additionszeit des Bausteins FLH 401/415 24 ns für 4 Bit. Bei Erweiterung auf 16 Bit mittels FLH 411/415 (pro 16 Bit ein Baustein) erreicht man eine Gesamtadditionszeit von 37 ns, d.h. 2,2 ns pro Bit. Sind schnelle Schaltzeiten nicht erforderlich, so können die Übertragseingänge C_n und die Übertragsausgänge C_{n+4} seriell geschaltet werden. Die typische Additionszeit bei Serienübertrag ist 12 ns für 4 Bit. Damit ergibt sich die Additionszeit von zwei 8-Bit-Wörtern zu 36 ns.
Die Substraktion wird verwirklicht durch die Addition des Fünfzehnerkomplementes, wobei das Fünfzehnerkomplement des Substrahenden intern erzeugt wird. Das Ergebnis ist A−B−1 und erfordert einen positiven Eingangsübertrag oder eine End-Aufrundung.
Der Baustein kann auch als Komparator verwendet werden. Bei gleichen Worteingaben an den Eingängen A und B schaltet der A=B-Ausgang auf H-Signal. Der A=B-Ausgang hat einen offenen Kollektor, so daß durch wired-AND-Verknüpfung (Widerstandstabelle siehe FLH 201/205 ein Größenvergleich mit mehr als 4 Bit möglich ist. Der Übertragsausgang C_{n+4} kann die Größenverhältnisse feststellen:

	Eingang C_n	Ausgang C_{n+4}	Bedeutung
positive Logik	H	H	$A \leqq B$
	L	H	$A < B$
	H	L	$A > B$
	L	L	$A \geqq B$
negative Logik	L	L	$A \leqq B$
	H	L	$A < B$
	L	H	$A > B$
	H	H	$A \geqq B$

Bei der Verwendung als Komparator muß an den Funktionswahl-Eingängen das Signal für Subtrahieren anliegen.

bei BA=H Verhalten von Cn+4

Funktionswahl S_3 S_2 S_1 S_0	Positive Logik: Logische Betriebsart BA=H	Positive Logik: Arithmetische Betriebsart; BA=L, C_n=H=kein Übertrag	Positive Logik: Arithmetische Betriebsart; BA=L, C_n=L=Übertrag
L L L L	F=$\bar{A}$	F=A	F=A plus 1
L L L H	F=$\overline{A \vee B}$	F=A $\vee$ B	F=(A $\vee$ B) plus 1
L L H L	F=$\bar{A} \wedge B$	F=A $\vee \bar{B}$	F=(A $\vee \bar{B}$) plus 1
L L H H	F=L	F=H	F=L
L H L L	F=$\overline{A \wedge B}$	F=A plus (A $\wedge \bar{B}$)	F=A plus (A $\wedge \bar{B}$) plus 1
L H L H	F=$\bar{B}$	F=(A $\vee$ B) plus (A $\wedge \bar{B}$)	F=(A $\vee$ B) plus (A $\wedge \bar{B}$) plus 1
L H H L	F=(A $\wedge \bar{B}$) $\vee$ ($\bar{A} \wedge$ B)	F=A minus B minus 1	F=A minus B
L H H H	F=A $\wedge \bar{B}$	F=(A $\wedge \bar{B}$) minus 1	F=A $\wedge \bar{B}$
H L L L	F=$\bar{A} \vee$ B	F=A plus (A $\wedge$ B)	F=A plus (A $\wedge$ B) plus 1
H L L H	F=$\overline{(A \wedge \bar{B}) \vee (\bar{A} \wedge B)}$	F=A plus B	F=A plus B plus 1
H L H L	F=B	F=(A $\vee \bar{B}$) plus (A $\wedge$ B)	F=(A $\vee \bar{B}$) plus (A $\wedge$ B) plus 1
H L H H	F=A $\wedge$ B	F=(A $\wedge$ B) minus 1	F=A $\wedge$ B
H H L L	F=H	F=A plus A*)	F=A plus A plus 1
H H L H	F=A $\vee \bar{B}$	F=(A $\vee$ B) plus A	F=(A $\vee$ B) plus A plus 1
H H H L	F=A $\vee$ B	F=(A $\vee \bar{B}$) plus A	F=(A $\vee \bar{B}$) plus A plus 1
H H H H	F=A	F=A minus 1	F=A

Funktionswahl S_3 S_2 S_1 S_0	Negative Logik: Logische Betriebsart BA=H	Negative Logik: Arithmetische Betriebsart; BA=L, C_n=L=kein Übertrag	Negative Logik: Arithmetische Betriebsart; BA=L, C_n=H=Übertrag
L L L L	F=$\bar{A}$	F=A minus 1	F=A
L L L H	F=$\overline{A \wedge B}$	F=(A $\wedge$ B) minus 1	F=A $\wedge$ B
L L H L	F=$\bar{A} \vee$ B	F=(A $\wedge \bar{B}$) minus 1	F=A $\wedge \bar{B}$
L L H H	F=H	F=L	F=H
L H L L	F=$\overline{A \vee B}$	F=A plus (A $\vee \bar{B}$)	F=A plus (A $\vee \bar{B}$) plus 1
L H L H	F=$\bar{B}$	F=(A $\wedge$ B) plus (A $\vee \bar{B}$)	F=(A $\wedge$ B) plus (A $\vee \bar{B}$) plus 1
L H H L	F=$\overline{(A \wedge \bar{B}) \vee (\bar{A} \wedge B)}$	F=A minus B minus 1	F=A minus B
L H H H	F=A $\vee \bar{B}$	F=A $\vee \bar{B}$	F=(A $\vee \bar{B}$) plus 1
H L L L	F=$\bar{A} \wedge$ B	F=A plus (A $\vee$ B)	F=A plus (A $\vee$ B) plus 1
H L L H	F=(A $\wedge \bar{B}$) $\vee$ ($\bar{A} \wedge$ B)	F=A plus B	F=A plus B plus 1
H L H L	F=B	F=(A $\wedge \bar{B}$) plus (A $\vee$ B)	F=(A $\wedge \bar{B}$) plus (A $\vee$ B) plus 1
H L H H	F=A $\vee$ B	F=A $\vee$ B	F=(A $\vee$ B) plus 1
H H L L	F=L	F=A plus A*)	F=A plus A plus 1
H H L H	F=A $\wedge \bar{B}$	F=(A $\wedge$ B) plus A	F=(A $\wedge$ B) plus A plus 1
H H H L	F=A $\wedge$ B	F=(A $\wedge \bar{B}$) plus A	F=(A $\wedge \bar{B}$) plus A plus 1
H H H H	F=A	F=A	F=A plus 1

*) Jedes Bit wird zur höherwertigen Stelle geschoben.

FLH 401
FLH 405

Statische Kenndaten
im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, U_{IH}=2,0 V, U_{IL}=0,8 V, $-I_{QH}$=800 µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, U_{IH}=2,0 V, U_{IL}=0,8 V, I_{QL}=16 mA		0,2	0,4	V
H-Ausgangsstrom an A=B	I_{QH}	U_S=4,75 V, U_{IH}=2,0 V, U_{IL}=0,8 V, U_{QH}=5,5 V			250	µA
Statische Störsicherheit	U_{ss}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom an BA	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
H-Eingangsstrom an $\bar{A}$ oder $\bar{B}$	I_{IH}				120	µA
H-Eingangsstrom an S	I_{IH}				160	µA
H-Eingangsstrom an C_n	I_{IH}				200	µA
L-Eingangsstrom an BA	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
L-Eingangsstrom an $\bar{A}$ oder $\bar{B}$	$-I_{IL}$				4,8	mA
L-Eingangsstrom an S	$-I_{IL}$				6,4	mA
L-Eingangsstrom an C_n	$-I_{IL}$				8,0	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		57	mA
Speisestrom	I_S	U_S=5,25 V, $\bar{A}$=BA=S=U_{IH}, übrige Eingänge U_{IL}		94	150	mA

Logische Daten

H-Ausgangslastfaktor pro Ausgang außer an A=B	F_{QH}				20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor an BA	F_I				1	
Eingangslastfaktor an A oder B	F_I				3	
Eingangslastfaktor an S	F_I				4	
Eingangslastfaktor an C_n	F_I				5	



Anschlußanordnung
Ansicht von oben

Die Anschlußbezeichnungen sind wie folgt auszulegen:

bei positiver Logik	bei negativer Logik	Funktion
A_3, A_2, A_1, A_0	$\bar{A}_3, \bar{A}_2, \bar{A}_1, \bar{A}_0$	A-Eingänge
B_3, B_2, B_1, B_0	$\bar{B}_3, \bar{B}_2, \bar{B}_1, \bar{B}_0$	B-Eingänge
S_3, S_2, S_1, S_0	S_3, S_2, S_1, S_0	Eingänge für Funktionswahl
$\bar{C}_n$	C_n	Übertragseingang
BA	$\overline{BA}$	Betriebszustand
F_3, F_2, F_1, F_0	$\bar{F}_3, \bar{F}_2, \bar{F}_1, \bar{F}_0$	Funktionsausgänge
A = B	A = B	Vergleichsausgang
P	$\bar{P}$	Ausgang für Übertragsauslöse (mit FLH 411/5)
$\overline{C_{n+4}}$	C_{n+4}	Übertragsausgang
G	$\bar{G}$	Ausgang für Übertragsbildung (mit FLH 411/5)

Schaltzeiten bei $U_S = 5\,V$, $T_U = 25\,°C$

Signal-Laufzeit	von Eingang	nach Ausgang	Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
t_{PLH}	C_n	C_{n+4}			12	18	ns
t_{PHL}	C_n	C_{n+4}			13	19	ns
t_{PLH}	C_n	$\bar{F}$	BA=0V, Betriebsart SUMME		13	19	ns
t_{PHL}	C_n	$\bar{F}$	oder DIFF.		12	18	ns
t_{PLH}	$\bar{A}$ oder $\bar{B}$	$\bar{G}$	BA=0V, $S_0=S_3=4{,}5V$		13	19	ns
t_{PHL}	$\bar{A}$ oder $\bar{B}$	$\bar{G}$	$S_1=S_2=0V$, Betriebsart SUMME		13	19	ns
t_{PLH}	$\bar{A}$ oder $\bar{B}$	$\bar{G}$	BA=0V, $S_0=S_3=0V$,		17	25	ns
t_{PHL}	$\bar{A}$ oder $\bar{B}$	$\bar{G}$	$S_1=S_2=4{,}5V$, Betriebsart DIFF.		17	25	ns
t_{PLH}	$\bar{A}$ oder $\bar{B}$	$\bar{P}$	BA=0V, $S_0=S_3=4{,}5V$,		13	19	ns
t_{PHL}	$\bar{A}$ oder $\bar{B}$	$\bar{P}$	$S_1=S_2=0V$, Betriebsart SUMME		17	25	ns
t_{PLH}	$\bar{A}$ oder $\bar{B}$	$\bar{P}$	BA=0V, $S_0=S_3=0V$,		17	25	ns
t_{PHL}	$\bar{A}$ oder $\bar{B}$	$\bar{P}$	$S_1=S_2=4{,}5V$, Betriebsart DIFF.		17	25	ns
t_{PLH}	$\bar{A}$ oder $\bar{B}$	$\bar{F}$	BA=0V, $S_0=S_3=4{,}5V$,		28	42	ns
t_{PHL}	$\bar{A}$ oder $\bar{B}$	$\bar{F}$	$S_1=S_2=0V$, Betriebsart SUMME		21	32	ns
t_{PLH}	$\bar{A}$ oder $\bar{B}$	$\bar{F}$	BA=0V, $S_0=S_3=0V$,		32	48	ns
t_{PHL}	$\bar{A}$ oder $\bar{B}$	$\bar{F}$	$S_1=S_2=4{,}5V$, Betriebsart DIFF.		23	34	ns
t_{PLH}	$\bar{A}$ oder $\bar{B}$	$\bar{F}$	BA=0V, Betriebsart		32	48	ns
t_{PHL}	$\bar{A}$ oder $\bar{B}$	$\bar{F}$	Logische Funktionen		23	34	ns
t_{PLH}	$\bar{A}$ oder $\bar{B}$	A=B	BA=0V, $S_0=S_3=0V$,		35	50	ns
t_{PHL}	$\bar{A}$ oder $\bar{B}$	A=B	$S_1=S_2=4{,}5V$, Betriebsart DIFF.		32	48	ns

FLH 401
FLH 405
FLH 411
FLH 415

Typische Anwendung des Rechenelements FLH 401/405 und der Übertragseinheit FLH 411/415

16-Bit-Rechenelement mit Serienübertrag
4 FLH 401



16-Bit-Rechenelement mit Parallelübertrag
4 FLH 401 und 1 FLH 411



32-Bit-Rechenelement mit Parallelübertrag über je 16 Bit
8 FLH 401 und 2 FLH 411



n-Bit-Rechenelement mit kombiniertem Serien- und Parallelübertrag



64-Bit-Rechenelement mit vollem Parallelübertrag
16 FLH 401 und 5 FLH 411



Schaltschema



Typische Additionszeiten

Anzahl der Bits	Gesamt-Additionszeit ns	Additionszeit pro Bit ns	Anzahl der Bausteine FLH 401/5	Anzahl der Bausteine FLH 411/5	Übertrag
4	24	6,0	1		
8	36	4,5	2		seriell
12	48	4,0	3		seriell
12	36	3,0	3	1	parallel
16	60	3,8	4		seriell
16	36	2,2	4	1	parallel
32	120	3,8	8		seriell
32	96	3,0	8	1	seriell-parallel
32	72	2,2	8	2	seriell-parallel
32	60	1,9	8	3	parallel
48	165	3,4	12		seriell
48	148	3,1	12	1	seriell-parallel
48	132	2,7	12	2	seriell-parallel
48	108	2,2	12	3	seriell-parallel
48	60	1,25	12	4	parallel
64	220	3,5	16		seriell
64	192	3,0	16	2	seriell-parallel
64	172	2,7	16	3	seriell-parallel
64	144	2,2	16	4	seriell-parallel
64	60	0,94	16	5	parallel

Bestellbezeichnungen

FLH 411: Q67000–H486
FLH 415: Q67000–H501

FLH 411 – 74182
FLH 415 – 84182

Übertragseinheit für Rechenelement

Der Baustein FLH 411/415 ist eine sehr schnelle, parallel erweiterbare Übertragseinheit, die den Übertrag für 4 binäre Addierer vorwegnehmen kann. Sie ist auf n Bit erweiterbar und arbeitet mit einer mittleren Verzögerungszeit von 13 ns pro Stufe.
Der Baustein ist insbesondere für das Rechenelement FLH 401/405 vorgesehen und nimmt den Übertrag von 4 Rechenelementen auf. Jeweils 4 Übertragseinheiten können durch eine weitere Einheit parallel ergänzt werden, um einen voll vorweggenommenen Übertrag zu erhalten. Dies ist ausbaufähig bis n Bit.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, U_{IH}=2,0 V, U_{IL}=0,8 V, $-I_{HQ}$=800 µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, U_{IH}=2,0 V, U_{IL}=0,8 V, I_{QL}=16 mA		0,2	0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom an C_n	I_{IH}				80	µA
H-Eingangsstrom an $\bar{P}_3$	I_{IH}				120	µA
H-Eingangsstrom an $\bar{P}_2$	I_{IH}				160	µA
H-Eingangsstrom an $\bar{P}_0$, $\bar{P}_1$ oder $\bar{G}_3$	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			200	µA
H-Eingangsstrom an $\bar{G}_0$ oder $\bar{G}_2$	I_{IH}				360	µA
H-Eingangsstrom an $\bar{G}_1$	I_{IH}				400	µA
L-Eingangsstrom an C_n	$-I_{IL}$				3,2	mA
L-Eingangsstrom an $\bar{P}_3$	$-I_{IL}$				4,8	mA
L-Eingangsstrom an $\bar{P}_2$	$-I_{IL}$				6,4	mA
L-Eingangsstrom an $\bar{P}_0$, $\bar{P}_1$ oder $\bar{G}_3$	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			8	mA
L-Eingangsstrom an $\bar{G}_0$ oder $\bar{G}_2$	$-I_{IL}$				14,4	mA
L-Eingangsstrom an $\bar{G}_1$	$-I_{IL}$				16	mA
Kurzschlußausgangsstrom, pro Ausgang	$-I_Q$		40		100	mA
H-Speisestrom	I_{SH}	U_S=5,25 V		27		mA
L-Speisestrom	I_{SL}			45	72	mA
Schaltzeiten bei U_S=5 V, T_U=25 °C						
Signal-Laufzeit	t_{PLH}	C_L=15 pF, R_L=400 Ω		11	17	ns
	t_{PHL}			15	22	ns
Logische Daten						
H-Ausgangslastfaktor pro Ausgang	F_{QH}				20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	

FLH 411
FLH 415



Anschlußanordnung
Ansicht von oben

Logische Funktion :

$C_{n+x} = G_0 \vee (P_0 \wedge C_n)$

$C_{n+y} = G_1 \vee (P_1 \wedge G_0) \vee (P_1 \wedge P_0 \wedge C_n)$

$C_{n+z} = G_2 \vee (P_2 \wedge G_1) \vee (P_2 \wedge P_1 \wedge G_0) \vee (P_2 \wedge P_1 \wedge P_0 \wedge C_n$

$\bar{G} = \overline{G_3 \vee (P_3 \wedge G_2) \vee (P_3 \wedge P_2 \wedge G_1) \vee (P_3 \wedge P_2 \wedge P_0 \wedge G_0}$

$\bar{P} = \overline{P_3 \vee P_2 \vee P_1 \vee P_0}$

Die Anschlußbezeichnungen sind wie folgt auszulegen :

bei positiver Logik	bei negativer Logik	Funktion
G_0, G_1, G_2, G_3	$\bar{G}_0, \bar{G}_1, \bar{G}_2, \bar{G}_3$	Eingänge für Übertragsbildung
P_0, P_1, P_2, P_3	$\bar{P}_0, \bar{P}_1, \bar{P}_2, \bar{P}_3$	Eingänge für Übertragsauslöse
C_n	C_n	Übertragseingang
$\overline{C_{n+x}}, \overline{C_{n+y}}, \overline{C_{n+z}}$	$C_{n+x}, C_{n+y}, C_{n+z}$	Übertragsausgänge
G	$\bar{G}$	Ausgang für Übertragsbildung
P	$\bar{P}$	Ausgang für Übertragsauslöse

Schaltschema



FLH 421 – 74180
FLH 425 – 84180

Bestellbezeichnungen

FLH 421: Q67000-H299
FLH 425: Q67000-H453

8-Bit-Paritätsprüfer

Der Baustein FLH 421/425, der zu Datenvergleichsprüfungen dient, nimmt über die Eingänge 0 bis 7 8-Bit-Wörter auf und zeigt über die Ausgängen an, ob die Information geradezahlig oder ungeradzahlig ist. Durch 2 zusätzliche Eingänge kann der Baustein seriell auf beliebige Bit-Zahlen erweitert werden.

Statische Kenndaten
im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75V, U_{IH}=2,0V, U_{IL}=0,8V, $-I_{IH}$=800µA	2,4	3,3		V
L-Ausgangsspannung	U_{QL}	U_S=4,75V, U_{IH}=2,0V, U_{IL}=0,8V, I_{IL}=16mA		0,2	0,4	V
Eingangsstrom pro Eingang	I_I	U_S=5,25V, U_I=5,5V			1	mA
H-Eingangsstrom						
an A,B,C,D,E,F,G oder H	I_{IH}	U_S=5,25V			40	µA
an E gerade oder E ungerade	I_{IH}	U_{IH}=2,4V			80	µA
L-Eingangsstrom						
an A,B,C,D,E,F,G oder H	$-I_{IL}$	U_S=5,25V			1,6	mA
an E gerade oder E ungerade	$-I_{IL}$	U_{IL}=5,5V			3,2	mA
Kurzschlußausgangsstrom pro Ausgang						
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25V	18		55	mA
Speisestrom	I_S	U_S=5,25V		34	56	mA

Schaltzeiten bei U_S=5V, T_U=25°C

Signal-Laufzeit						
von Daten-Eingängen nach	t_{PLH}			40	60	ns
Q gerade	t_{PHL}	C_L=15 pF, R_L=400 Ω,		45	68	ns
von Daten-Eingängen nach	t_{PLH}	E ungerade auf Masse		32	48	ns
Q ungerade	t_{PHL}			25	38	ns
von Daten-Eingängen nach	t_{PLH}			32	48	ns
Q gerade	t_{PHL}	C_L=15 pF, R_L=400 Ω,		25	38	ns
von Daten-Eingängen nach	t_{PLH}	E gerade auf Masse		40	60	ns
Q ungerade	t_{PHL}			45	68	ns
von E gerade oder E ungerade	t_{PLH}			13	20	ns
nach Q gerade oder Q ungerade	t_{PHL}	C_L=15 pF, R_L=400 Ω		7	10	ns

Logische Daten		obere Grenze A
H-Ausgangslastfaktor pro Ausgang	F_{QH}	20
L-Ausgangslastfaktor pro Ausgang	F_{QL}	10
Eingangslastfaktor		
an E gerade und E ungerade	F_I	2
übrige Eingänge	F_I	1



Anschlußanordnung
Ansicht von oben
A, B, C, D, E, F, G, H = Eingänge
Q = Ausgänge

Logisches Verhalten

Σ der H-Signale an A bis H	Eingänge E gerade	Eingänge E ungerade	Ausgänge Q gerade	Ausgänge Q ungerade
Gerade	H	L	H	L
Ungerade	H	L	L	H
Gerade	L	H	L	H
Ungerade	L	H	H	L
X	H	H	L	L
X	L	L	H	H

X ≙ L- oder H-Signal

FLH 431 – 7485
FLH 435 – 8485

Bestellbezeichnungen

FLH 431: Q67000–H494
FLH 435: Q67000–H508

4-Bit-Komparator

Der Baustein FLH 431/435 vergleicht zwei binär-codierte 4-Bit-Wörter (Wort A und Wort B) und unterscheidet in drei Aussagen: A>B, A=B, A<B.
Dieser Baustein kann ohne zusätzliche Logik durch die drei Übertragseingänge zum Vergleich zweier Wörter beliebiger Bitzahl erweitert werden. Dabei erhöht sich für jedes weitere 4-Bit-Wort die Verzögerungszeit um die Durchlaufzeit zweier Gatter. Beispielsweise werden beim Vergleich zweier 8-Bit-Wörter typ. 38 ns erzielt. Typ. Durchlaufverzögerung für 4-Bit-Wörter: 24 ns.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=400 µA, U_{IH}=2 V, U_{IL}=0,8 V	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA, U_{IH}=2 V, U_{IL}=0,8 V		0,2	0,4	V
H-Eingangsstrom pro Eingang außer A<B und A>B	I_{IH}	U_{IH}=2,4 V			120	µA
	I_I	U_I=5,5 V; U_S=5,25 V			1,0	mA
H-Eingangsstrom, an Eingang A < B oder A > B	I_{IH}	U_{IH}=2,4 V; U_S=5,25 V			40	µA
	I_I	U_I=5,5 V			1,0	mA
L-Eingangsstrom pro Eingang außer A < B und A > B	$-I_{IL}$	U_{IL}=0,4 V			4,8	mA
L-Eingangsstrom, an Eingang A < B oder A > B	$-I_{IL}$	U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25	18		55	mA
Speisestrom	I_S	U_S=5,25 V		56	88	mA

Schaltzeiten bei U_S=5V, T_U=25 °C

Signal-Laufzeit						
von Eingang A oder B nach Ausgang A < B oder A > B	t_{PLH}	C_L=15 pF; R_L=400 Ω		17	26	ns
	t_{PHL}			20	30	ns
von Eingang A oder B nach Ausgang A=B	t_{PLH}			23	35	ns
	t_{PHL}			20	30	ns
von Eingang A < B oder A=B nach Ausgang A > B	t_{PLH}			7	11	ns
	t_{PHL}			11	17	ns
von Eingang A=B nach Ausgang A=B	t_{PLH}			13	20	ns
	t_{PHL}			11	17	ns
von Eingang A > B oder A=B nach Ausgang A < B	t_{PLH}			7	11	ns
	t_{PHL}			11	17	ns

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q				10	
Eingangslastfaktor bei A < B- oder A > B-Eingang	F_I				1	
bei allen anderen Eingängen	F_I				3	

FLH 431
FLH 435



Anschlußanordnung
Ansicht von oben

Logisches Verhalten

Daten-Eingänge				Übertrags-Eingänge			Ausgänge		
A_3, B_3	A_2, B_2	A_1, B_1	A_0, B_0	A>B	A<B	A=B	A>B	A<B	A=B
$A_3 > B_3$	X	X	X	X	X	X	H	L	L
$A_3 < B_3$	X	X	X	X	X	X	L	H	L
$A_3 = B_3$	$A_2 > B_2$	X	X	X	X	X	H	L	L
$A_3 = B_3$	$A_2 < B_2$	X	X	X	X	X	L	H	L
$A_3 = B_3$	$A_2 = B_2$	$A_1 > B_1$	X	X	X	X	H	L	L
$A_3 = B_3$	$A_2 = B_2$	$A_1 < B_1$	X	X	X	X	L	H	L
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 > B_0$	X	X	X	H	L	L
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 < B_0$	X	X	X	L	H	L
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	H	L	L	H	L	L
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	L	H	L	L	H	L
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	L	L	H	L	L	H

X ≙ L- oder H-Signal

FLH 441 – 74 H87
FLH 445 – 84 H87

Bestellbezeichnungen

FLH 441: Q67000-H324
FLH 445: Q67000-H510

4-Bit-Komplementbilder

Der Baustein FLH 441/445 nimmt über die Daten-Eingänge A_1 bis A_4 4-Bit-Wörter auf und gibt sie abhängig von den Bedingungs-Eingängen B und C an den Ausgängen Q_1 bis Q_4 z.B. komplementär wieder ab.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=8 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, U_{IH}=2,0 V, U_{IL}=0,8 V, $-I_{QH}$=1 mA	2,4	3,5		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, U_{IH}=2,0 V, U_{IL}=0,8 V, I_{QL}=20 mA		0,2	0,4	V
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V,			50	µA
	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V,			2	mA
Kurzschlußausgangsstrom, pro Ausgang	$-I_Q$	U_S=5,25 V	40		100	mA
Speisestrom	I_S	U_S=5,25 V		54	89	mA
Schaltzeiten bei U_S=5 V, T_U=25 °C						
Signal-Laufzeit von A nach Q	t_{PHL}	C_L=25 pF, R_L=280 Ω		13	19	ns
	t_{PLH}			14	20	ns
von B und C nach Q	t_{PHL}			17	25	ns
	t_{PLH}			17	25	ns
Logische Daten						
H-Ausgangslastfaktor pro Ausgang	F_{QH}				24	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				12	
Eingangslastfaktor pro Eingang	F_I				1,25	



Anschlußanordnung
Ansicht von oben

Logisches Verhalten

Bedingungs-Eingänge		Ausgänge			
B	C	Q_1	Q_2	Q_3	Q_4
L	L	$\bar{A}_1$	$\bar{A}_2$	$\bar{A}_3$	$\bar{A}_4$
L	H	A_1	A_2	A_3	A_4
H	L	H	H	H	H
H	H	L	L	L	L

FLH 451 – 74 H183
FLH 455 – 84 H183

Bestellbezeichnungen

FLH 451: Q67000-H495
FLH 455: Q67000-H511

Zwei schnelle 1-Bit-Volladdierer

Der Baustein FLH 451/455 nimmt über die Daten-Eingänge A und B sowie C_n (Übertrags-Information der niederwertigeren Stelle) Daten auf und gibt das Additions-Ergebnis über den Σ-Ausgang sowie den Ausgang C_{n+1} (Übertrags-Ausgang für höherwertigere Stelle) ab.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=8 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, U_{IH}=2,0 V, $-I_{QH}$=1 mA	2,4	3,5		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, U_{IL}=0,8 V, I_{QL}=20 mA		0,2	0,4	V
H-Eingangsstrom	I_{IH}	U_{IH}=2,4 V | U_S=5,25 V			150	µA
pro Eingang	I_I	U_I=5,5 V | U_S=5,25 V			1	mA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	40		100	mA
H-Speisestrom	I_{SH}	U_S=5,25 V, U_{IQ}=4,5 V		40		mA
L-Speisestrom	I_{SL}	U_S=5,25 V, U_{IL}=0 V		48	75	mA
Schaltzeiten bei U_S=5 V, T_U=25 °C						
Signal-Laufzeit	t_{PLH}	C_L=25 pF, R_L=280 Ω		10	15	ns
	t_{PHL}	C_L=25 pF, R_L=280 Ω		12	18	ns
Logische Daten						
H-Ausgangslastfaktor pro Ausgang	F_{QH}				24	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				12	
Eingangslastfaktor pro Eingang	F_I				3,75	



Anschlußanordnung
Ansicht von oben

Logisches Verhalten

Eingänge			Ausgänge	
C_n	B	A	Σ	C_{n+1}
L	L	L	L	L
L	L	H	H	L
L	H	L	H	L
L	H	H	L	H
H	L	L	H	L
H	L	H	L	H
H	H	L	L	H
H	H	H	H	H

FLH 461 – 4934
FLH 465 – 49834
FLH 471 – 4935
FLH 475 – 49835

Bestellbezeichnungen

FLH 461:	Q67000-H141
FLH 471:	Q67000-H142
FLH 465:	Q67000-H512
FLH 475:	Q67000-H513

FLH 461, FLH 465 Sechs Inverter mit Erweiterungseingang und offenem Kollektor

FLH 471, FLH 475 Sechs Inverter mit Erweiterungseingang

Die Bausteine FLH 461/465 und FLH 471/475 enthalten sechs Inverter, bei denen der Basis-Anschluß des Eingangstransistors herausgeführt ist. Durch den Anschluß schneller Dioden (z.B. BAY 61) lassen sich damit beliebig viele Eingänge erzielen. Bei Verwendung hochsperrender Dioden kann ein Anschluß an hohe Spannungen erreicht werden. Widerstandstabelle für Phantom-UND-Verknüpfung siehe FLH 201/205.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung*	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung*	U_{IL}	U_S=4,75 V			0,8	V
H-Ausgangsspannung bei FLH 471/5	U_{QH}	U_S=4,75 V, U_{IL}=0,7 V, $-I_{QH}$=400 µA	2,4	3,3		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, U_{IH}=2,0 V, I_{QL}=16 mA		0,22	0,4	V
H-Ausgangsstrom bei FLH 461/5 pro Ausgang	I_{QH}	U_S=4,75 V, U_Q=5,5 V, U_{IL}=0,4 V			250	µA
L-Eingangsstrom	$-I_{IL}$	U_S=5,25 V, U_I=0 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang bei FLH 471/5	$-I_Q$	U_S=5,25 V, U_I=0,4 V	5		55	mA
H-Speisestrom	I_{SH}	U_S=5,25 V, U_I=0 V		7,5	13	mA
L-Speisestrom	I_{SL}	U_S=5,25 V, E=offen		22,0	38	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Signal-Laufzeit	t_{PHL}	C_L=15 pF		20	40	ns
	t_{PLH}	R_L=400 Ω		20	40	ns

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q				10	
L-Eingangslastfaktor pro Eingang	F_{IL}				1,25	
H-Eingangslastfaktor pro Eingang	F_{IH}				abhängig vom Reststrom der externen Dioden	

* Eingänge beschaltet mit Dioden BAY 61



Anschlußanordnung
Ansicht von oben



FLH 461, FLH 465
Schaltschema
(ein Glied)



FLH 471, FLH 475
Schaltschema
(ein Glied)

FLH 481 – 7406
FLH 485 – 8406
FLH 481T – 7416
FLH 485T – 8416

Bestellbezeichnungen

FLH 481: Q67000-H396
FLH 481 T: Q67000-H400
FLH 485: Q67000-H440
FLH 485 T: Q67000-H443

Sechs invertierende Treiberstufen mit offenem Kollektorausgang

Die Treiberstufen haben offene Kollektorausgänge hoher Spannungs- und Strombelastbarkeit:
FLH 481/485: 30 V/40 mA
FLH 481/485 T: 15 V/40 mA
Die Bausteine eignen sich als Pegelumsetzer (beispielsweise TTL-MOS) und zur Ansteuerung kleiner Lampen und Relais. Um die Ausgangsleistung zu erhöhen, können mehrere Ausgänge eines Gehäuses parallel geschaltet werden. Eine eventuelle Schwingneigung einer Schaltung kann durch eine Zusatzkapazität am Ausgang Q bedämpft werden. Zusätzlich zu den im Vorwort angegebenen Grenzdaten gilt:

Grenzdaten

		untere Grenze B	obere Grenze A	Einheit
H-Ausgangsspannung FLH 481/485	U_{QH}	0	30	V
FLH 481T/485T	U_{QH}	0	15	V
L-Ausgangsstrom	I_{QL}	0	40	mA

Statische Kenndaten im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
L-Ausgangsspannung	U_{QL}	I_{QL}=16 mA | U_S=4,75V			0,4	V
	U_{QL}	I_{QL}=40 mA | U_{IH}=2,0 V			0,7	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
H-Eingangsstrom, pro Eingang	I_{IH}	U_{IH}=2,4 V | U_S=5,25 V			40	µA
	I_I	U_I=5,5 V | U_S=5,25 V			1,0	mA
L-Eingangsstrom, pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
H-Ausgangsstrom pro Ausgang	I_{QH}	U_S=4,75 V, U_{IL}=0,8 V, U_{QH}=U_{QHA}			250	µA
H-Speisestrom	I_{SH}	U_S=5,25 V, U_{IL}=0 V		30	48	mA
L-Speisestrom	I_{SL}	U_S=5,25 V, U_{IH}=5,0 V		32	51	mA

Schaltzeiten bei U_S=5V, T_U=25 °C

Signal-Laufzeit	t_{PHL}	C_L=15 pF		15	23	ns
	t_{PHL}	R_L=110 Ω		10	15	ns

Logische Daten

L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor pro Eingang	F_I				1	

Logische Funktion $Q=\bar{A}$



Anschlußanordnung
Ansicht von oben



Schaltschema
(ein Glied)

FLH 491 – 7407
FLH 495 – 8407
FLH 491T – 7417
FLH 495T – 8417

Bestellbezeichnung:

FLH 491: Q67000-H397
FLH 491T: Q67000-H401
FLH 495: Q67000-H441
FLH 495T: Q67000-H444

Sechs Treiberstufen mit offenem Kollektorausgang

Die Treiberstufen haben offene Kollektorausgänge hoher Spannungs- und Strombelastbarkeit:
FLH 491/495: 30 V/40 mA
FLH 491/495 T: 15 V/40 mA
Die Bausteine eignen sich als Pegelumsetzer (beispielsweise TTL-MOS) und zur Ansteuerung kleiner Lampen und Relais. Um die Ausgangsleistung zu erhöhen, können mehrere Ausgänge eines Gehäuses parallel geschaltet werden. Eine eventuelle Schwingneigung einer Schaltung kann durch eine Zusatzkapazität am Ausgang Q bedämpft werden. Zusätzlich zu den im Vorwort angegebenen Grenzdaten gilt:

Grenzdaten

		untere Grenze B	obere Grenze A	Einheit
H-Ausgangsspannung FLH 491/495	U_{QH}	0	30	V
FLH 491T/495T	U_{QH}	0	15	V
L-Ausgangsstrom	I_{QL}	0	40	mA

Statische Kenndaten im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Betriebsspannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
L-Ausgangsspannung	U_{QL}	I_{QL}=16 mA | U_S=4,75V			0,4	V
	U_{QL}	I_{QL}=40 mA | U_{IL}=0,8 V			0,7	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
H-Eingangsstrom, pro Eingang	I_{IH}	U_{IH}=2,4 V | U_S=5,25 V			40	µA
	I_I	U_I=5,5 V | U_S=5,25 V			1,0	mA
L-Eingangsstrom, pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
H-Ausgangsstrom pro Ausgang	I_{QH}	U_S=4,75 V, U_{IH}=2,0 V, U_{QH}=U_{QHA}			250	µA
H-Stromaufnahme	I_{SH}	U_S=5,25 V, U_{IH}=5,0 V		29	41	mA
L-Stromaufnahme	I_{SL}	U_S=5,25 V, U_{IL}=0 V		21	30	mA

Schaltzeiten bei U_s=5V, T_u=25 °C

Signal-Laufzeit	t_{PHL}	C_L=15 pF		20	30	ns
	t_{PHL}	R_L=110 Ω		6	10	ns

Logische Daten

L-Ausgangslastfaktor pro Ausgang	F_{QL}		10
Eingangslastfaktor pro Eingang	F_I		1

Logische Funktion Q=*A*



Anschlußanordnung
Ansicht von oben



Schaltschema
(ein Glied)

FLH 501 – 7412
FLH 505 – 8412

Bestellbezeichnungen

FLH 501: Q67000-H526
FLH 505: Q67000-H527

Drei NAND-Glieder mit je 3 Eingängen und offenem Kollektor

Widerstandstabelle für Phantom-UND-Verknüpfung: siehe FLH 201/205

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, U_{IH}=2,0 V, I_{QL}=16 mA		0,2	0,4	V
H-Ausgangsstrom pro Ausgang	I_{QH}	U_S=4,75 V, U_Q=5,5 V, U_{IL}=0,4 V			250	µA
H-Eingangsstrom	I_{IH}	U_{IH}=2,4 V | U_S=5,25V			40	µA
pro Eingang	I_I	U_I=5,5 V			1	mA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
L-Speisestrom	I_{SL}	U_S=5,25 V, U_{IH}=5 V		9	16,5	mA
H-Speisestrom	I_{SH}	U_S=5,25 V, U_{IL}=0 V		3	6	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Signal-Laufzeit	t_{PHL}	C_L=15 pF, R_L=400 Ω		8	15	ns
	t_{PLH}	C_L=15 pF, R_L=4 kΩ		35	45	ns

Logische Daten						
L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor pro Eingang	F_I				1	

Logische Funktion $Q=\overline{A \wedge B \wedge C}$



Anschlußanordnung
Ansicht von oben



Bestellbezeichnungen

FLH 511: Q67000-H497
FLH 515: Q67000-H518
FLH 521: Q67000-H489
FLH 525: Q67000-H519

FLH 511 – 7423
FLH 515 – 8423
FLH 521 – 7425
FLH 525 – 8425

Zwei NOR-Glieder mit je 4 Eingängen und Strobe

FLH 511/515 mit Erweiterungsanschlüssen N_1 und N_2.
FLY 101/105 dazu passende Erweiterungsglieder.
FLH 521/525 ohne Erweiterungsanschlüsse. (Stift 1 und 15 dürfen nicht beschaltet werden)

Statische Kenndaten
im Temperaturbereich 1 und 5, Anschluß N_1 und N_2 offen

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V U_{IL}=0,8 V, $-I_{QH}$=800 µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V U_{IL}=2,0 V, I_{QL}=16 mA		0,2	0,4	V
Statische Störsicherheit	U_{SS}		0,4	1,0		V
H-Eingangsstrom an A, B, C, D	I_{IH}	U_{IH}=2,4 V | U_S=5,25V			40	µA
an Strobe	I_{IH}	U_{IH}=2,4 V | U_S=5,25V			160	µA
Eingangsstrom	I_I	U_I=5,5 V			1,0	mA
L-Eingangsstrom an A, B, C, D	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4V			1,6	mA
an Strobe	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4V			6,4	mA
Kurzschlußausgangsstrom	$-I_Q$	U_S=5,25 V	18		55	mA
H-Speisestrom	I_{SH}	U_S=5,25 V, U_{IL}=0 V		8	16	mA
L-Speisestrom	I_{SL}	U_S=5,25 V, U_{IH}=5,0 V		10	19	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Signal-Laufzeit	t_{PHL}	C_L=15 pF, R_L=400 Ω		8	15	ns
	t_{PLH}	C_L=15 pF, R_L=400 Ω		13	22	Ts

Logische Daten

H-Ausgangslastfaktor pro Ausgang	F_{QH}		20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}		10	
Eingangslastfaktor an A, B, C, D	F_I		1	
an Strobe	F_I		4	

Logische Funktion FLH 511/515 $Q=\overline{\text{Strobe} \wedge (A \vee B \vee C \vee D)} \vee \text{Erw.}$
FLH 521/525 $Q=\overline{\text{Strobe} \wedge (A \vee B \vee C \vee D)}$

Statische Kenndaten der Knotenpunkte N_1 und N_2 siehe UND/ODER-Glied FLH 151/155

Bemerkungen: Beide Erweiterungsanschlüsse N_1 und N_2 werden gleichzeitig zur Erweiterung benutzt.
Werden N_1 und N_2 nicht verwendet, beide Anschlüsse offen lassen und nicht miteinander verbinden.
Es können maximal 4 FLY 101/105 am Baustein FLH 511/515 angeschaltet werden.

FLH 511
FLH 515
FLH 521
FLH 525

FLH 511, FLH 515



FLH 521, FLH 525



Anschlußanordnungen, Ansicht von oben

Blockschaltbild (ein Glied)



Logisches Verhalten

Eingänge					Ausgang
A	B	C	D	Strobe	Q
H	X	X	X	H	L
X	H	X	X	H	L
X	X	H	X	H	L
X	X	X	H	H	L
L	L	L	L	X	H
X	X	X	X	L	H

X ≙ L- oder H-Signal

Bestellbezeichnungen

FLH 531: Q67000-H416
FLH 535: Q67000-H520
FLH 541: Q67000-H493
FLH 545: Q67000-H521

FLH 531 – 7437
FLH 535 – 8437
FLH 541 – 7438
FLH 545 – 8438

Vier NAND-Leistungsglieder mit je 2 Eingängen

FLH 531/535 Vier NAND-Leistungsglieder mit je 2 Eingängen und Darlington-Ausgang
FLH 541/545 Vier NAND-Leistungsglieder mit je 2 Eingängen und offenem Kollektor-Ausgang
(Widerstandsberechnung für Phantom-UND-Verknüpfung siehe FLH 201/205).

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA			1,5	V
H-Ausgangsspannung bei FLH 531/5	U_{QH}	U_S=4,75V, U_{IL}=0,8V, $-I_{QH}$=1,2mA	2,4	3,3		V
H-Ausgangsstrom bei FLH 541/5	I_{QH}	U_S=4,75V, U_{IL}=0,8V, U_{QH}=5,5V			250	µA
L-Ausgangsspannung	U_{QL}	U_S+4,75V, U_{IH}=2,0V, I_{QL}=48mA		0,2	0,4	V
H-Eingangsstrom	I_{IH}	U_{IH}=2,4V | U_S=5,25V			40	µA
pro Eingang	I_I	U_I=5,5V | U_S=5,25V			1	mA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V			1,6	mA
Kurzschlußausgangsstrom bei FLH 531/5	$-I_Q$	U_S=5,25V, U_{IL}=0V			70	mA
H-Speisestrom bei FLH 531/5	I_{SH}	U_S=5,25V, U_{IL}=0V		9	15,5	mA
bei FLH 541/5	I_{SH}	U_S=5,25V, U_{IL}=0V		5	8,5	mA
L-Speisestrom	I_{SL}	U_S=5,25V, U_{IH}=5V		34	54	mA
Schaltzeiten bei U_S=5V, T_U=25°C						
Signal-Laufzeit	t_{PLH}	C_L=15pF, R_L=133Ω		13	22	ns
bei FLH 531/5	t_{PHL}			8	15	ns
Signal-Laufzeit	t_{PLH}			14	22	ns
bei FLH 541/5	t_{PHL}			11	18	ns
Logische Daten						
Ausgangslastfaktor, pro Ausgang	F_Q				30	
Eingangslastfaktor, pro Eingang	F_I				1	
Logische Funktion		$Q=\overline{A \wedge B}$				

FLH 531
FLH 535
FLH 541
FLH 545



Anschlußanordnung
Ansicht von oben



FLH 531, FLH 535 Schaltschema (ein Glied)



FLH 541, FLH 545 Schaltschema (ein Glied)

Bestellbezeichnungen

FLH 551: Q67000–L12
FLH 555: Q67000–H448

FLH 551 – 7448
FLH 555 – 8448

BCD-7-Segment-Dekoder

Der Baustein FLH 551/555 nimmt binär-codierte 4-Bit-Wörter auf, dekodiert sie abhängig von den Bedingungseingängen (BI, RBI, LT) und liefert an den Ausgängen a, b, c, d, e, f, g einen 7-Segment-Code (TTL-Pegel, Eintakt-Ausgänge mit Kollektorwiderstand).
Durch den Übertragseingang zur Nullausblendung RBI wird bei L-Signal die Null-Anzeige unterdrückt. Bei mehrstelligen Zahlen wird durch den Übertragsausgang zur Nullausblendung RBQ (mit Eingang BI intern verbunden) eine automatische Null-Austastung über mehrere Dekaden ermöglicht. Durch Eingang Ausblendung BI erfolgt generelle Dunkeltastung, durch Eingang Lampen-Test LT erfolgt eine Kontrolle der Anzeigeröhre (Helltastung aller Segmente).

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung						
an a bis g	U_{QH}	$-I_{QH}$=400 µA | U_S=	2,4	4,2		V
an BI/RBQ	U_{QH}	$-I_{QH}$=200 µA | 5,25 V	2,4	3,7		V
L-Ausgangsspannung						
an a bis g	U_{QL}	I_{QL}=6,4 mA | U_S=		0,27	0,4	V
an BI/RBQ	U_{QL}	I_{QL}=8 mA | 4,75 V		0,27	0,4	V
H-Eingangsstrom pro Eingang	I_I	U_I=5,5 V, | U_S=			1	mA
außer BI/RBQ	I_{IH}	U_{IH}=2,4 V | 5,25 V			40	µA
L-Eingangsstrom						
an BI/RBQ	I_{IL}	U_S=5,25 V, U_{IL}=0,4 V			4	mA
übrige Eingänge	I_{IL}				1,6	mA
Kurzschlußausgangsstrom an BI/RBQ	$-I_Q$	U_S=5,25 V			4	mA
Speisestrom	I_S	U_S=5,25 V, Ausgänge offen		53	90	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C						
Signal-Laufzeit						
Eingang A nach beliebigem	t_{PLH}	C_L=15 pF, R_L=667 Ω			100	ns
Ausgang	t_{PHL}				100	ns
Von RBI nach beliebigem	t_{PLH}				100	ns
Ausgang	t_{PHL}				100	ns

Logische Daten						
Ausgangslastfaktor						
an BI/RBQ	F_Q				5	
an a bis g H-Signal	F_{QH}				10	
L-Signal	F_{QL}				4	
Eingangslastfaktor						
an BI/RBQ	F_I				2,6	
übrige Eingänge	F_I				1	

FLH 551
FLH 555

Anschlußanordnung Ansicht von oben





Identifizierung der Segmente



Darstellung der aufgezählten Funktionen

Logisches Verhalten

Funktion	LT	RBI	D	C	B	A	BI/ RBQ	a	b	c	d	e	f	g
0[1]	H	H	L	L	L	L	H	H	H	H	H	H	H	L
1	H	X	L	L	L	H	H	L	H	H	L	L	L	L
2	H	X	L	L	H	L	H	H	H	L	H	H	L	H
3	H	X	L	L	H	H	H	H	H	H	H	L	L	H
4	H	X	L	H	L	L	H	L	H	H	L	L	H	H
5	H	X	L	H	L	H	H	H	L	H	H	L	H	H
6	H	X	L	H	H	L	H	L	L	H	H	H	H	H
7	H	X	L	H	H	H	H	H	H	H	L	L	L	L
8	H	X	H	L	L	L	H	H	H	H	H	H	H	H
9	H	X	H	L	L	H	H	H	H	H	L	L	H	H
10	H	X	H	L	H	L	H	L	L	L	H	H	L	H
11	H	X	H	L	H	H	H	L	L	H	H	L	L	H
12	H	X	H	H	L	L	H	L	H	L	L	L	H	H
13	H	X	H	H	L	H	H	H	L	L	H	L	H	H
14	H	X	H	H	H	L	H	L	L	L	H	H	H	H
15	H	X	H	H	H	H	H	L	L	L	L	L	L	L
BI[2]	X	X	X	X	X	X	L	L	L	L	L	L	L	L
RBI[3]	H	L	L	L	L	L	L	L	L	L	L	L	L	L
LT[4]	L	X	X	X	X	X	H	H	H	H	H	H	H	H

Bemerkungen:

X=H- oder L-Signal

[1]) Bei der Null-Anzeige muß am Übertragseingang zur Nullausblendung RBI H-Signal liegen.

[2]) Wenn L-Signal am Eingang Ausblendung BI anliegt, erhalten die Segment-Ausgänge L-Signal, unabhängig von den Eingängen.

[3]) Wenn L-Signal am Übertragseingang zur Nullausblendung RBI anliegt, erhalten die Segmentausgänge L-Signal und am Übertragsausgang zur Nullausblendung RBQ entsteht L-Signal, vorausgesetzt die Eingänge A, B, C, D liegen an L-Signal (Nullbedingung).

[4]) Wenn L-Signal am Eingang Lampen-Test LT anliegt, erhalten die Segment-Ausgänge H-Signal (Helltastung), vorausgesetzt an BI/RBQ liegt H-Signal, unabhängig von den Eingängen A, B, C, D, RBI.

Blockschaltbild



FLH 561 - 74184
FLH 565 - 84184
FLH 571 - 74185 A
FLH 575 - 84185 A

Bestellbezeichnungen:

FLH 561:	Q67000-H619
FLH 565:	Q67000-H620
FLH 571:	Q67000-H621
FLH 575:	Q67000-H622

FLH 561/565: 6-Bit-BCD-Binär-Umsetzer
FLH 571/575: 6-Bit-Binär-BCD-Umsetzer

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA			1,5	V
L-Ausgangsspannung	U_{QL}	U_S=4,75V, I_{QL}=12mA U_{IL}=0,8V, U_{IH}=2,0V			0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25V, U_I=5,5V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25V, U_{IH}=2,4V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V			1	mA
H-Ausgangsstrom pro Ausgang	I_{QH}	U_S=4,75V, U_{QH}=5,5V U_{IL}=0,8V, U_{IH}=2,0V			100	µA
Speisestrom, Q=H	I_{SH}	U_S=5,25V		50		mA
Speisestrom, Q=L	I_{SL}	U_S=5,25V		62	99	mA

Schaltzeiten bei U_S=5V, T_U=25°C

Signal-Laufzeit von FE nach Q	t_{PHL}	C_L =15pF R_{L1}=400Ω R_{L2}=600Ω		22	35	ns
	t_{PLH}			19	30	ns
von A, B, C, D, E nach Q	t_{PHL}			23	40	ns
	t_{PLH}			27	40	ns

Logische Daten

H-Ausgangslastfaktor pro Ausgang	F_{QH}				20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				20	
Eingangslastfaktor pro Eingang	F_I				1	

FLH 561
FLH 565
FLH 571
FLH 575



Anschlußanordnung
Ansicht von oben
A, B, C, D, E=Eingänge
FE=Freigabe
Q=Ausgang

Funktionstabelle FLH 571/575

Dez.	Eingänge E	D	C	B	A	Ausgänge Q_8	Q_7	Q_6	Q_5	Q_4	Q_3	Q_2	Q_1
0–1	L	L	L	L	L	H	H	L	L	L	L	L	L/H
2–3	L	L	L	L	H	H	H	L	L	L	L	H	L/H
4–5	L	L	L	H	L	H	H	L	L	L	H	L	L/H
6–7	L	L	L	H	H	H	H	L	L	L	H	H	L/H
8–9	L	L	H	L	L	H	H	L	L	L	H	L	L/H
10–11	L	L	H	L	H	H	H	L	L	H	L	L	L/H
12–13	L	L	H	H	L	H	H	L	L	H	L	H	L/H
14–15	L	L	H	H	H	H	H	L	L	H	H	L	L/H
16–17	L	H	L	L	L	H	H	L	L	H	H	H	L/H
18–19	L	H	L	L	H	H	H	L	L	H	H	L	L/H
20–21	L	H	L	H	L	H	H	L	H	L	L	L	L/H
22–23	L	H	L	H	H	H	H	L	H	L	L	H	L/H
24–25	L	H	H	L	L	H	H	L	H	L	H	L	L/H
26–27	L	H	H	L	H	H	H	L	H	L	H	H	L/H
28–29	L	H	H	H	L	H	H	L	H	H	L	L	L/H
30–31	L	H	H	H	H	H	H	L	H	H	L	H	L/H
32–33	H	L	L	L	L	H	H	L	H	H	L	L	H/L
34–35	H	L	L	L	H	H	H	L	H	H	L	H	H/L
36–37	H	L	L	H	L	H	H	L	H	H	H	L	H/L
38–39	H	L	L	H	H	H	H	L	H	H	H	H	H/L
40–41	H	L	H	L	L	H	H	H	L	L	L	L	L/H
42–43	H	L	H	L	H	H	H	H	L	L	L	H	L/H
44–45	H	L	H	H	L	H	H	H	L	L	H	L	L/H
46–47	H	L	H	H	H	H	H	H	L	L	H	H	L/H
48–49	H	H	L	L	L	H	H	H	L	L	H	L	L/H
50–51	H	H	L	L	H	H	H	H	L	H	L	L	L/H
52–53	H	H	L	H	L	H	H	H	L	H	L	H	L/H
54–55	H	H	L	H	H	H	H	H	L	H	H	L	L/H
56–57	H	H	H	L	L	H	H	H	L	H	H	H	L/H
58–59	H	H	H	L	H	H	H	H	L	H	H	L	L/H
60–61	H	H	H	H	L	H	H	H	H	L	L	L	L/H
62–63	H	H	H	H	H	H	H	H	H	L	L	H	L/H

Funtionstabelle FLH 561/565

Dez.	Eingänge E	D	C	B	A	Ausgänge Q_5	Q_4	Q_3	Q_2	Q_1
0–1	L	L	L	L	L	L	L	L	L	L
2–3	L	L	L	L	H	L	L	L	L	H
4–5	L	L	L	H	L	L	L	L	H	L
6–7	L	L	L	H	H	L	L	L	H	H
8–9	L	L	H	L	L	L	L	H	L	L
10–11	L	H	L	L	H	L	L	H	L	H
12–13	L	H	L	L	H	L	L	H	H	L
14–15	L	H	L	H	L	L	L	H	H	H
16–17	L	H	L	H	H	L	H	L	L	L
18–19	L	H	H	L	L	L	H	L	L	H
20–21	H	L	L	L	L	L	H	L	H	L
22–23	H	L	L	L	H	L	H	L	H	H
24–25	H	L	L	H	L	L	H	H	L	L
26–27	H	L	L	H	H	L	H	H	L	H
28–29	H	L	H	L	L	L	H	H	H	L
30–31	H	H	L	L	L	L	H	H	H	H
32–33	H	H	L	L	H	H	L	L	L	L
34–35	H	H	L	H	L	H	L	L	L	H
36–37	H	H	L	H	H	H	L	L	H	L
38–39	H	H	H	L	L	H	L	L	H	H

Anmerkungen:

1. Die Tabellen gelten bei FE=L. Bei FE=H schalten alle Ausgänge auf Q=H, unabhängig von allen übrigen Eingangsbedingungen.
2. Die Ausgänge Q_6, Q_7, Q_8 des FLH 561/565 werden nur für Komplementbildungen benötigt.
3. Eingangsbedingungen, die nicht in der Tabelle des FLH 561/565 enthalten sind, erzeugen H-Signale an den Ausgängen Q_1 bis Q_5.

FLH 561
FLH 565
FLH 571
FLH 575



Bild 1

BCD-Binärkodewandler für 3 Dekaden mit dem Baustein FLH 561/565



Bild 2

Binär-BCD-Kodewandler für 11 Bit mit dem Baustein FLH 571/575

Anmerkung: Die Bausteine FLH 561/5 und FLH 571/5 haben offene Kollektorausgänge. Der empfohlene Kollektorwiderstand pro Ausgang beträgt 1 kΩ. Dabei ergibt sich eine typische Verzögerungszeit von 45 ns pro Baustein.

Der Baustein FLH 561/565 läßt sich, wie nachfolgend aufgeführt, zur Bildung des Neuner- und Zehner-Komplementes verwenden:





Dez.	Eingänge E D C B A	Ausgänge $Q_8 Q_7 Q_6$
0	L L L L L	H L H
1	L L L L H	H L L
2	L L L H L	L H H
3	L L L H H	L H L
4	L L H L L	L H H
5	L L H L H	L H L
6	L L H H L	L L H
7	L L H H H	L L L
8	L H L L L	L L H
9	L H L L H	L L L

Dez.	Eingänge E D C B A	Ausgänge $Q_8 Q_7 Q_6$
0	H L L L L	L L L
1	H L L L H	H L L
2	H L L H L	H L L
3	H L L H H	L H H
4	H L H L L	L H H
5	H L H L H	L H L
6	H L H H L	L H L
7	H L H H H	L L H
8	H H L L L	L L H
9	H H L L H	L L L

L

Anmerkung: Die Tabellen gelten bei FE=[illegible]. Bei FE=H schalten alle Ausgänge auf Q=H, unabhängig von allen übrigen Eingangsbedingungen.

FLH 561
FLH 565
FLH 571
FLH 575

Funktionstabellen zu den Schaltungen Bild 1 und 2

Ausgänge ← FLH 571/5 ← Eingänge
Eingänge → FLH 561/5 → Ausgänge

Dez.	...C_1	B_1	A_1	D_0	C_0	B_0	A_0	...b_6	b_5	b_4	b_3	b_2	b_1	b_0
0		L	L	L	L	L	L		L	L	L	L	L	L
1		L	L	L	L	L	H		L	L	L	L	L	H
2		L	L	L	L	H	L		L	L	L	L	H	L
3		L	L	L	L	H	H		L	L	L	L	H	H
4		L	L	L	H	L	L		L	L	L	H	L	L
5		L	L	L	H	L	H		L	L	L	H	L	H
6		L	L	L	H	H	L		L	L	L	H	H	L
7		L	L	L	H	H	H		L	L	L	H	H	H
8		L	L	H	L	L	L		L	L	H	L	L	L
9		L	L	H	L	L	H		L	L	H	L	L	H
10		L	H	L	L	L	L		L	L	H	L	H	L
11		L	H	L	L	L	H		L	L	H	L	H	H
12		L	H	L	L	H	L		L	L	H	H	L	L
13		L	H	L	L	H	H		L	L	H	H	L	H
14		L	H	L	H	L	L		L	L	H	H	H	L
15		L	H	L	H	L	H		L	L	H	H	H	H
16		L	H	L	H	H	L		L	H	L	L	L	L
17		L	H	L	H	H	H		L	H	L	L	L	H
18		L	H	H	L	L	L		L	H	L	L	H	L
19		L	H	H	L	L	H		L	H	L	L	H	H
20		H	L	L	L	L	L		L	H	L	H	L	L
21		H	L	L	L	L	H		L	H	L	H	L	H
22		H	L	L	L	H	L		L	H	L	H	H	L
23		H	L	L	L	H	H		L	H	L	H	H	H
24		H	L	L	H	L	L		L	H	H	L	L	L
25		H	L	L	H	L	H		L	H	H	L	L	H
26		H	L	L	H	H	L		L	H	H	L	H	L
27		H	L	L	H	H	H		L	H	H	L	H	H
28		H	L	H	L	L	L		L	H	H	H	L	L
29		H	L	H	L	L	H		L	H	H	H	L	H
30		H	H	L	L	L	L		L	H	H	H	H	L
31		H	H	L	L	L	H		L	H	H	H	H	H
32		H	H	L	L	H	L		H	L	L	L	L	L
33		H	H	L	L	H	H		H	L	L	L	L	H
34		H	H	L	H	L	L		H	L	L	L	H	L
35		H	H	L	H	L	H		H	L	L	L	H	H
36		H	H	L	H	H	L		H	L	L	H	L	L
37		H	H	L	H	H	H		H	L	L	H	L	H
38		H	H	H	L	L	L		H	L	L	H	H	L
39		H	H	H	L	L	H		H	L	L	H	H	H
		usw.							usw.					

Anmerkung: Tabelle gilt bei FE=L. Bei FE=H schalten alle Ausgänge auf H-Signal unabhängig von allen übrigen Eingangsbedingungen.

Bestellbezeichnungen

FLH 611: Q67000–H625
FLH 615: Q67000–H266

FLH 611 – 7422
FLH 615 – 8422

Zwei NAND-Glieder mit je 4 Eingängen und offenem Kollektor

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA			1,5	V
L-Ausgangsspannung	U_{QL}	U_S=4,75V, I_{QL}=16mA, U_{IH}=2,0V		0,2	0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25V, U_I=5,5V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25V, U_{IH}=2,4V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V			1,6	mA
H-Ausgangsstrom pro Ausgang	I_{QH}	U_S=4,75V, U_{QH}=5,5V, U_{IL}=0,8V			250	µA
Speisestrom	I_{SH}	U_S=5,25V		2	4	mA
	I_{SL}	U_S=5,25V		6	11	mA

Schaltzeiten bei U_S=5V, T_U=25°C

Signal-Laufzeit	t_{PHL}	R_L=400Ω	C_L=15pF	35	15	ns
	t_{PLH}	R_L=4kΩ		8	45	ns

Logische Daten

L-Ausgangslastfaktor pro Ausgang	F_{QL}		10	
Eingangslastfaktor pro Eingang	F_I		1	
Logische Funktion		$Q=\overline{A \wedge B \wedge C \wedge D}$		

FLH 611 – 7422
FLH 615 – 8422



Anschlußanordnung
Ansicht von oben



Schaltschema
(ein Glied)

Bestellbezeichnungen

FLH 621: Q67000-H627
FLH 625: Q67000-H628

FLH 621 - 7427
FLH 625 - 8427

Drei NOR-Glieder mit je 3 Eingängen

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75V, $-I_{QH}$=800µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75V, I_{QL}=16mA, U_{IH}=2,0V		0,2	0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25V, U_I=5,5V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25V, U_{IH}=2,4V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25V	18		55	mA
Speisestrom	I_{SH}	U_S=5,25V		10	16	mA
	I_{SL}	U_S=5,25V		16	26	mA

Schaltzeiten bei U_S=5V, T_U=25°C

Signal-Laufzeit	t_{PLH}	C_L=15pF, R_L=400Ω	10	15	ns
	t_{PLH}		7	11	ns

Logische Daten

H-Ausgangslastfaktor pro Ausgang	F_{QH}	20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}	10	
Eingangslastfaktor pro Eingang	F_I	1	

Logische Funktion $Q=\overline{A \vee B \vee C}$

FLH 621
FLH 625



Anschlußanordnung
Ansicht von oben



Schaltschema
(ein Glied)

Bestellbezeichnungen

FLH 631: Q67000–H629
FLH 635: Q67000–H630

FLH 631 – 7432
FLH 635 – 8432

Vier ODER-Glieder mit je 2 Eingängen

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75V, $-I_{QH}$=800µA, U_{IH}=2,0V	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75V, I_{QL}=16mA, U_{IL}=0,8V		0,2	0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25V, U_I=5,5V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25V, U_{IH}=2,4V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25V	18		55	mA
Speisestrom	I_{SH}	U_S=5,25V		15	22	mA
	I_{SL}	U_S=5,25V		23	38	mA

Schaltzeiten bei U_S=5V, T_U=25°C

Signal-Laufzeit	t_{PHL}	C_L=15pF, R_L=400Ω		14	22	ns
	t_{PLH}			10	15	ns

Logische Daten

H-Ausgangslastfaktor pro Ausgang	F_{QH}				20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor pro Eingang	F_I				1	

Logische Funktion $Q = A \vee B$

FLH 631
FLH 635



Anschlußanordnung
Ansicht von oben



Schaltschema
(ein Glied)

Bestellbezeichnungen

FLH 641: Q67000-H631
FLH 645: Q67000-H632

FLH 641 - 49703
FLH 645 - 49803

Sechs Verzögerungsglieder

Der Baustein FLH 641/645 enthält folgende Verzögerungsglieder:

2 NAND-Leistungsglieder mit je 2 Eingängen (Glieder 3 und 4)
2 Inverter mit geringer Stromaufnahme (Glieder 1 und 6)
2 UND-Stufen mit geringer Stromaufnahme (Glieder 2 und 5)

Dieser Baustein ermöglicht Impulsverzögerungen und Impulsverkürzungen durch entsprechende Serienschaltungen der Einzelstufen.

Statische Kenndaten der Glieder 3 und 4

im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
H-Ausgangsspannung	U_{QH}	U_S=4,75V, $-I_{QH}$=12mA, U_{IL}=0,8V, U_{IH}=2,0V	2,4	3,3		V
L-Ausgangsspannung	U_{QL}	U_S=4,75V, I_{QL}=48mA, U_{IL}=0,8V, U_{IH}=2,0V		0,28	0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25V, U_I=5,5V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25V, U_{IH}=2,4V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25V	18		70	mA
Speisestrom	I_{SH}	U_S=5,25V, U_I=0V		4	8	mA
	I_{SL}	U_S=5,25V, U_I=5V		17	27	mA

Schaltzeiten bei U_S=5V, T_U=25°C

Signal-Laufzeit	t_{PHL}	C_L=15pF, R_L=133Ω		8	15	ns
	t_{PLH}			13	22	ns
Mittlere Signal-Laufzeit	t_P			10	18	ns

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q	74 L-Lasten			120	
Ausgangslastfaktor pro Ausgang	F_Q	Normallasten			10	
Eingangslastfaktor pro Eingang	F_I	Normallast			1	

Logische Funktion $Q=\overline{A \wedge B}$

FLH 641
FLH 645

Statische Kenndaten der Glieder 1, 2, 5 und 6

im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
H-Ausgangsspannung	U_{QH}	U_S=4,75V, $-I_{QH}$=100µA, U_{IL}=0,7V, U_{IH}=2,0V	2,4			V
L-Ausgangsspannung	U_{QL}	U_S=4,75V, I_{QL}=2mA, U_{IL}=0,7V, U_{IH}=2,0V			0,4	V
Statische Störsicherheit	U_{as}		0,4	1,0		V
Eingangsstrom pro Eingang an allen Eingängen	I_I	U_S=5,25V, U_I=5,5V			100	µA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25V, U_{IH}=2,4V			10	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25V, U_{IL}=0,3V			0,18	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25V	3		15	mA
Speisestrom pro Stufe	I_{SH}	U_S=5,25V, U_I=0V		0,2		mA
	I_{SL}	U_S=5,25V, U_I=5V		0,5		mA

Schaltzeiten bei U_S=5V, T_U=25°C

Signal-Laufzeit	t_{PHL}	C_L=15pF, R_L=4kΩ		31	60	ns
	t_{PLH}			35	60	ns
Mittlere Signal-Laufzeit bei Glied 1 oder 6	t_P		12		50	ns
Mittlere Signal-Laufzeit bei Glied 2 oder 5	t_P		25		70	ns

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q	Normallasten	1,25
Ausgangslastfaktor pro Ausgang	F_Q	74L-Lasten	10
Eingangslastfaktor pro Eingang	F_I	74L-Last	1

Logische Funktion Glied 1 und 6 $Q=\overline{A}$

Logische Funktion Glied 2 und 5 $Q=A$



Anschlußanordnung
Ansicht von oben

FLH 731 – 49713
FLH 735 – 49813
FLH 731 T – 49713 S1
FLH 735 T – 49813 S1

Bestellbezeichnungen:

FLH 731: Q67000–H678
FLH 735: Q67000–H678
FLH 731T: Q67000–H726
FLH 735T: Q67000–H726

Zwei NAND-Schmitt-Trigger mit je 3 Eingängen und hoher Eingangsimpedanz

Die Eingänge 1 H und 2 H sind hochohmig. Beim FLH 731/735 treten max 10 µA L-Eingangsstrom und beim FLH 731 T/735 T max 50 µA L-Eingangsstrom auf. Die anderen Eingänge besitzen normale TTL-Pegelwerte. Die Schaltglieder haben verschiedene Schwellenspannungen für steigende (U_{So}) und fallende (U_{Su}) Eingangssignale. Die Hysterese beträgt 0,8 V. Ein besonderer Vorteil ist die interne Temperaturkompensation, die eine sehr hohe Stabilität der Schwellenwerte und Hysterese über den gesamten Temperaturbereich gewährleistet. Die Bausteine können durch langsamste Eingangsflanken und unmittelbar durch Gleichspannung getriggert werden und geben ein sauberes Ausgangssignal ab.
Anwendung: Triggerung langsamer Eingangsimpulse, Impulsformer, Multivibrator, Schwellenwertdetektor, Impulsverlängerung.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
obere Schwellenspannung an A oder B	U_{So}		1,5	1,7	2,0	V
unter Schwellenspannung an A oder B	U_{Su}	U_S=5,0V	0,6	0,9	1,1	V
ob. Schwellenspannung an H	U_{So}		1,75	1,9	2,25	V
unt. Schwellenspannung an H	U_{Su}		0,6	1,1	1,35	V
Hysterese	U_H	U_S=5,0V	0,4	0,8		V
Eingangsklemmspannung an A oder B	$-U_I$	U_S=4,75V, $-I_I$=12mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75V, $-I_{QH}$=800µA, U_{IH}=2,0V	2,4	3,3		V
L-Ausgangsspannung	U_{QL}	U_S=4,75V, I_{QL}=16mA, U_{IL}=0,8V, U_{IH}=2,0V		0,22	0,4	V
Eingangsstrom an A oder B	I_I	U_I=5,5V | U_S=5,25V			1	mA
H-Eingangsstrom an A oder B	I_{IH}	U_{IH}=2,4V			40	µA
H-Eingangsstrom an H	I_{IH}	U_{IH}=2,4V			1	µA
L-Eingangsstrom an A oder B	$-I_{IL}$				1,6	mA
L-Eingangsstrom an H bei FLH 731/5	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V			10	µA
bei FLH 731/5T	$-I_{IL}$				50	µA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25V	18		55	mA
H-Speisestrom	I_{SH}	U_S=5,25V, U_I=0V		14	23	mA
L-Speisestrom	I_{SL}	U_S=5,25V, U_I=5,0V		20	32	mA
Schaltzeiten bei U_S=5V, T_U=25°C						
Signal-Laufzeit von A oder B	t_{PHL}	C_L=15pF, R_L=400Ω		15	22	ns
nach Q	t_{PLH}			18	27	ns
Signal-Laufzeit von H nach Q	t_{PHL}			25	50	ns

FLH 731 – 49713
FLH 735 – 49813
FLH 731 T – 49713 S1
FLH 735 T – 49813 S1

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Logische Daten						
H-Ausgangslastfaktor pro Ausgang	F_{QH}				20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor an A und B	F_I				1	
Logische Funktion		$Q=\overline{A \wedge B \wedge H}$				



Anschlußanordnung
Ansicht von oben



Typische Übertragungskennlinie $U_Q=f(U_I)$
——— *A* oder *B*, - - - - - *H*

Impulsdiagramm



7428 – FLH 661
7433
74128
8428 – FLH 665
8433
84128

Bestellbezeichnungen:

Q67000–H490
Q67000–H492
Q67000–H723
Q67000–H590
Q67000–H591
Q67000–H853

Vier NOR-Glieder mit je 2 Eingängen

Der Baustein 7428/8428 hat Gegentaktausgänge mit hohem Ausgangslastfaktor.
Der Baustein 74128/84128 ist als Leitungstreiber für 50 Ω Leitungen einzusetzen mit zusätzlich hohem Ausgangslastfaktor.
Der Baustein 7433/8433 hat offene Kollektor-Ausgänge.

Statische Kenndaten des 7428/8428 und 74128/84128
im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA			1,5	V
H-Ausgangsspannung, 7/8428 und 7/84128	U_{QH}	U_S=4,75V, $-I_{QH}$=2,4mA, U_{IL}=0,8V	2,4	3,4		V
H-Ausgangsspannung 7/84128	U_{QH}	U_S=4,75V, $-I_{QH}$=13,2mA, U_{IL}=0,4V	2,4			V
	U_{QH}	U_S=4,75V, $-I_{QH}$=42,4mA, U_{IL}=0,4V	2			V
L-Ausgangsspannung	U_{QL}	U_S=4,75V, I_{QL}=48mA, U_{IH}=2,0V		0,26	0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25V, U_I=5,5V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,52V, U_{IH}=2,4V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25V	70		180	mA
Speisestrom	I_{SH}	U_S=5,25V		12	21	mA
	I_{SL}	U_S=5,25V		33	57	mA

Schaltzeiten bei U_S=5V, T_U=25 °C

Signal-Laufzeit	t_{PLH}	C_L= 50pF		6	9	ns
	t_{PLH}	C_L=150pF		10	15	ns
Signal-Laufzeit	t_{PHL}	C_L= 50pF	R_L=133Ω	8	12	ns
	t_{PHL}	C_L=150pF		12	18	ns

Logische Daten

H-Ausgangslastfaktor pro Ausgang	F_{QH}				60	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				30	
Eingangslastfaktor pro Eingang	F_I				1	

Logische Funktion $Q=\overline{A \vee B}$

Vier NOR-Glieder mit je 2 Eingängen und offenem Kollektor

Widerstandstabelle für Phantom-UND-Verknüpfungen: siehe FLH 201/205

Statische Kenndaten des 7433/8433

im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA			1,5	V
L-Ausgangsspannung	U_{QL}	U_S=4,75V, I_{QL}=48mA, U_{IH}=2,0V			0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25V, U_I=5,5V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25V, U_{IH}=2,4V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V			1,6	mA
H-Ausgangsstrom pro Ausgang	I_{QH}	U_S=4,75V, U_{QH}=5,5V, U_I=0,8V			250	µA
Speisestrom	I_{SH}	U_S=5,25V		12	21	mA
	I_{SL}	U_S=5,25V		33	57	mA

Schaltzeiten bei U_S=5V, T_U=25 °C

Signal-Laufzeit	t_{PLH}	C_L= 50pF		10	15	ns
	t_{PLH}	C_L=150pF		15	22	ns
Signal-Laufzeit	t_{PHL}	C_L= 50pF	R_L=133Ω	12	18	ns
	t_{PHL}	C_L=150pF		16	24	ns

Logische Daten

L-Ausgangslastfaktor pro Ausgang	F_{QL}		30
Eingangslastfaktor pro Eingang	F_I		1

Logische Funktion $Q=\overline{A \vee B}$

7428
7433
74128
8428
8433
84128



Anschlußanordnung
Ansicht von oben

7428/8428, 74128/84128
Schaltschema (ein Glied)



7433/8433
Schaltschema (ein Glied)



Bestellbezeichnungen:

Q67000–H849
Q67000–H728
Q67000–H850
Q67000–H906

7483 A
74283
8433 A
84283

4-Bit-Volladdierer

Die Bausteine 7483 A/8483 A und 74283/84283 sind 4×2-Bit-Volladdierer. Durch den Übertragseingang C_e ist eine beliebige Erweiterung möglich.
Über die Eingänge A_1 bis A_4 und B_1 bis B_4 werden je 4-Bit-Informationen aufgenommen. An den Ausgängen Σ_1, Σ_2, Σ_3, Σ_4 steht die Summe an, am Ausgang C_{Q+4} der Endübertrag.
Der Baustein 7483 A/8483 A ist ein verbesserter FLH 241/245 mit paralleler Übertragsbildung, sog. Übertragsvorwegnahme.
Der Baustein 74283/84283 hat eine geänderte Anschlußordnung.
Das logische Verhalten ist bei beiden Bausteinen analog dem FLH 241/245

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung an C_{Q+4}	U_{QH}	$-I_{IH}$=400 µA | U_S=	2,4	3,6		V
H-Ausgangsspannung an Σ	U_{QH}	$-I_{IH}$=800 µA | 4,75 V	2,4	3,6		V
L-Ausgangsspannung an C_{Q+4}	U_{IL}	I_{IL}= 8 mA		0,2	0,4	V
L-Ausgangsspannung an Σ	U_{IL}	I_{IL}= 16 mA		0,2	0,2	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
Kurschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		70	mA
Speisestrom	I_S	U_S=5,25 V, Ausgänge offen, U_I=4,5 V		66	110	mA
Schaltzeiten bei U_S=5 V, T_U=25 °C						
Signal-Laufzeit von C_e nach Σ	t_{PHL}	C_L=15 pF, R_L=400 Ω		12	21	ns
	t_{PLH}			14	21	ns
von A oder B nach Σ	t_{PHL}			16	24	ns
	t_{PLH}			16	24	ns
von C_e nach C_{Q+4}	t_{PHL}	C_L=15 pF, R_L=780 Ω		11	16	ns
	t_{PLH}			9	14	ns
von A oder B nach C_{Q+4}	t_{PHL}			11	16	ns
	t_{PLH}			9	14	ns
Logische Daten						
H-Ausgangslastfaktor an C_{Q+4}	F_{QH}				10	
H-Ausgangslastfaktor an Σ	F_{QH}				20	
L-Ausgangslastfaktor an C_{Q+4}	F_{QL}				5	
L-Ausgangslastfaktor an Σ	F_{QL}				10	
Eingangslastfaktor pro Eingang	F_I				1	

7483 A
74283
8483 A
84283

7483A/8483A



74283/84283



Anschlußanordnungen (Ansicht von oben)

Blockschaltbild



Bestellbezeichnungen

Q67000–H721
Q67000–H722
Q67000–H851
Q67000–H852

74125
84125
74126
84126

Vier UND-Stufen mit je 1 Eingang, Kontroll-Eingang und 3 Ausgangszuständen

Die Bausteine dienen als Leitungstreiber mit normalen TTL-Pegelwerten, wobei mit Hilfe des Kontroll-Einganges C bzw. $\bar{C}$ die Ausgänge zusätzlich hochohmig gesperrt werden können. Durch diesen Ausgangszustand sind wired-AND-Verbindungen möglich, wobei trotzdem schnelle Schaltzeiten erreichbar sind.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75V, $-I_{QH}$=5,2mA U_{IL}=0,8V, U_{IH}=2,0V	2,4	3,1		V
L-Ausgangsspannung	U_{QL}	U_S=4,75V, I_{QL}=16mA U_{IL}=0,8V, U_{IH}=2,0V			0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25V, U_I=5,5V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25V, U_{IH}=2,4V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V			1,6	mA
X-Ausgangsstrom	I_{QX}	U_{QH}=2,4V | U_S=4,75V			40	µA
(hochohmig) pro Ausgang	$-I_{QX}$	U_{QL}=0,4V | U_{IH}=2,4V, U_{IL}=0,4V			40	µA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25V	30		70	mA
Speisestrom 7/84125	I_S	U_S=5,25V		32	54	mA
7/84126	I_S			36	62	mA
Schaltzeiten bei U_S=5V, T_U=25 °C						
Signal-Laufzeit	t_{PHL}	C_L=50pF, R_L=400Ω		12	18	ns
	t_{PLH}			8	13	ns
Signal-Freigabe-Zeit bei H-Signal	t_{XH}			11	18	ns
bei L-Signal	t_{XL}			16	25	ns
Signal-Sperrzeit bei 7/84125 bei H-Signal	t_{HX}			5	8	ns
bei L-Signal	t_{LX}			7	12	ns
Signal-Sperrzeit bei 7/8126 bei H-Signal	t_{HX}	C_L=5pF, R_L=400Ω		10	16	ns
bei L-Signal	t_{LX}			12	18	ns
Logische Daten						
H-Ausgangslastfaktor pro Ausgang	F_{QH}				130	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor pro Eingang	F_I				1	

74125
84125

Logisches Verhalten

Eingang A	Kontroll-Eingang C	Ausgang Q
H	L	H
L	L	L
H	H	hochohmig
L	H	hochohmig



Anschlußanordnung
Ansicht von oben

Schaltschema: (ein Glied)



Logisches Verhalten

Eingang A	Kontroll-Eingang C	Ausgang Q
H	L	hochohmig
L	L	hochohmig
H	H	H
L	H	L



Anschlußanordnung
Ansicht von oben

Schaltschema: (ein Glied)



74136
84136

Bestellgleichungen
Q67000-J512
Q67000-J516

Vier Exklusiv-ODER-Glieder mit je 2 Eingängen und offenen Kollektor-Ausgängen

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA			1,5	V
L-Ausgangsspannung	U_{QL}	U_S=4,75V, I_{QL}=16mA U_{IL}=0,8V, U_{IH}=2,0V		0,2	0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25V, U_I=5,5V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25V, U_{IH}=2,4V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V			1,6	mA
H-Ausgangsstrom pro Ausgang	I_{QH}	U_S=4,75V, U_{QH}=5,5V U_{IL}=0,8V, U_{IH}=2,0V			250	µA
Speisestrom	I_S	U_S=5,25V		30	50	mA

Schaltzeiten bei U_S=5V, T_U=25°C

Signal-Laufzeit	t_{PHL}	C_L=15pF, R_L=400Ω		39	50	ns
	t_{PLH}	Eingänge L-Signal		12	18	ns
Signal-Laufzeit	t_{PHL}	C_L=15pF, R_L=400Ω		42	55	ns
	t_{PLH}	Eingänge H-Signal		14	22	ns

Logische Daten

L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor pro Eingang	F_I				1	

Logische Funktion $Q=(A\wedge\overline{B})\vee(\overline{A}\wedge B)$



Anschlußanordnung
Ansicht von oben



Schaltschema
(ein Glied)

Logisches Verhalten

Eingänge A	Eingänge B	Ausgang Q
L	L	L
L	H	H
H	L	H
H	H	L

Bestellbezeichnungen

Q67000–H724	Q67000–H725
Q67000–H854	Q67000–H855

74147/84147: 4-Bit-Dezimal-BCD-Umsetzer

Der Baustein nimmt über die Eingänge E_1 bis E_9 dezimale Informationen auf und gibt sie über die Ausgänge A, B, C, D BCD-codiert ab.

74148/84148: 3-Bit-Dezimal-BCD-Umsetzer

Der Baustein nimmt über die Eingänge E_1 bis E_7 abhängig vom Freigabe-Eingang FE dezimale Informationen auf und gibt sie über die Ausgänge A, B, C und Freigabe-Ausgänge FA_1 und FA_2 ab. Durch die Freigabe-Ein- und Ausgänge sind die Bausteine erweiterbar.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspanung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75V, $-I_{QH}$=800µA, U_{IL}=0,8V, U_{IH}=2,0V	2,4			V
L-Ausgangsspannung	U_{QL}	U_S=4,75V, I_{QL}=16mA, U_{IL}=0,8V, U_{IH}=2,0V			0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25V, U_I=5,5V			1	mA
H-Eingangsstrom pro Eingang bei 74147	I_{IH}	U_S=5,25V, U_{IH}=2,4V			40	µA
H-Eingangsstrom pro Eingang bei 74148	I_{IH}	U_S=5,25V, U_{IH}=2,4V			80	µA
L-Eingangsstrom pro Eingang bei 74147	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V			1,6	mA
L-Eingangsstrom pro Eingang bei 74148	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V			3,2	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25V	35		85	mA
Speisestrom bei 7/84147	I_S	U_S=5,25V Ein- und		42	62	mA
Speisestrom bei 7/84148	I_S	U_S=5,25V Ausg. offen		35	55	mA
Schaltzeiten bei U_S=5V, T_U=25°C						
Signal-Laufzeit	t_{PHL}	C_L=15pF, R_L=400Ω		10	15	ns
von E nach Q	t_{PLH}			13	19	ns
Signal-Laufzeit bei 7/84148	t_{PHL}			9	14	ns
von E nach FA_1	t_{PLH}			6	10	ns
	t_{PHL}			12	18	ns
von E nach FA_2	t_{PLH}			14	21	ns
	t_{PHL}			10	15	ns
von FE nach Q	t_{PLH}			10	15	ns
	t_{PHL}			13	19	ns
von FE nach FA_1	t_{PLH}			8	13	ns
	t_{PHL}			10	15	ns
von FE nach FA_2	t_{PLH}			8	12	ns
Logische Daten						
H-Ausgangslastfaktor pro Ausgang	F_{QH}				20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor pro Eingang bei 7/84147	F_I				1	
Eingangslastfaktor pro Eingang bei 7/84148	F_I				2	

Logisches Verhalten

Eingänge									Ausgänge			
E_1	E_2	E_3	E_4	E_5	E_6	E_7	E_8	E_9	Q_D	Q_C	Q_B	Q_A
H	H	H	H	H	H	H	H	H	H	H	H	H
X	X	X	X	X	X	X	X	L	L	H	H	L
X	X	X	X	X	X	X	L	H	L	H	H	H
X	X	X	X	X	X	L	H	H	H	L	L	L
X	X	X	X	X	L	H	H	H	H	L	L	H
X	X	X	X	L	H	H	H	H	H	L	H	L
X	X	X	L	H	H	H	H	H	H	L	H	H
X	X	L	H	H	H	H	H	H	H	H	L	L
X	L	H	H	H	H	H	H	H	H	H	L	H
L	H	H	H	H	H	H	H	H	H	H	H	L



Anschlußanordnung
Ansicht von oben

Blockschaltbild



74148
84148



Anschlußanordnung
Ansicht von oben



Blockschaltbild

Logisches Verhalten

Eingänge									Ausgänge				
FE	E_0	E_1	E_2	E_3	E_4	E_5	E_6	E_7	Q_C	Q_B	Q_A	FA_2	FA_1
H	X	X	X	X	X	X	X	X	H	H	H	H	H
L	H	H	H	H	H	H	H	H	H	H	H	H	L
L	X	X	X	X	X	X	X	L	L	L	L	L	H
L	X	X	X	X	X	X	L	H	L	L	H	L	H
L	X	X	X	X	X	L	H	H	L	H	L	L	H
L	X	X	X	X	L	H	H	H	L	H	H	L	H
L	X	X	X	L	H	H	H	H	H	L	L	L	H
L	X	X	L	H	H	H	H	H	H	L	H	L	H
L	X	L	H	H	H	H	H	H	H	H	L	L	H
L	L	H	H	H	H	H	H	H	H	H	H	L	H

Bestellbezeichnung:

FLJ 101: Q67000–J1
FLJ 105: Q67000–J80

FLJ 101 – 7470
FLJ 105 – 8470

JK-Flipflop mit je 3 Eingängen

Der Baustein FLJ 101/105 ist flankengetriggert

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75V, $-I_{QH}$=400µA, U_{IL}=0,8V, U_{IH}=2,0V	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75V, I_{QL}=16mA, U_{IL}=0,8V, U_{IH}=2,0V		0,2	0,4	V
Statische Störsicherheit	U_{es}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25V, U_I=5,5V			1	mA
H-Eingangsstrom an $\overline{R}$ oder $\overline{S}$	I_{IH}	U_S=5,25V, U_{IH}=2,4V			80	µA
an T, J oder K	I_{IH}				40	µA
L-Eingangsstrom an $\overline{R}$ oder $\overline{S}$	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V			3,2	mA
an T, J oder K	$-I_{IL}$				1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25V	18		57	mA
Speisestrom	I_S	U_S=5,25V		13	26	mA

Schaltzeiten bei U_S=5V, T_U=25°C

Haltezeit	t_H		5			ns
Taktfrequenz	f_T		15	20		MHz
Signal-Laufzeit von $\overline{R}$	t_{PHL}	C_L=15pF			50	ns
oder $\overline{S}$ nach Q	t_{PLH}	R_L=400Ω			50	ns
Signal-Laufzeit	t_{PHL}		10	18	50	ns
von T nach Q	t_{PLH}		10	27	50	ns

Logische Daten

Ausgangslastfaktor pro Ausg.	F_Q				10	

Bei Entwicklungen empfohlen: FLJ 341

FLJ 101
FLJ 105



Anschlußanordnung
Ansicht von oben
Q, $\bar{Q}$=Ausgänge
$\bar{S}$ = Stelleingang
$\bar{R}$ = Rückstelleingang
T = Takteingang



Blockschaltbild

Logisches Verhalten

t_n		t_{n+1}
J	K	Q
L	L	Q_n
L	H	L
H	L	H
H	H	$\bar{Q}_n$

$J = \overline{J_1} \wedge J_2 \wedge J_3$
$K = \overline{K_1} \wedge K_2 \wedge K_3$
t_n = Zeitpunkt vor dem Taktimpuls
t_{n+1} = Zeitpunkt nach dem Taktimpuls

L-Potential an $\bar{R}$ bringt Q auf L-Signal
L-Potential an $\bar{S}$ bringt Q auf H-Signal
$\bar{R}$ und $\bar{S}$ arbeiten unabhängig von T

Bestellbezeichnungen

FLJ 111: Q67000–J2
FLJ 115: Q67000–J81

FLJ 111 – 7472
FLJ 115 – 8472

JK-Master-Slave-Flipflop

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	Prüf-schal-tung	untere Grenze B	typ	obere Grenze A	Ein-heit
Speisespannung	U_S			4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75	24	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75				0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA				1,5	V
H-Ausgangsspannung	U_{QH}	$-I_{QH}$=400 µA | U_S= 4,75 V	24	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	I_{QL}=16 mA | 4,75 V	24		0,2	0,4	V
Statische Störsicherheit	U_{ss}			0,4	1,0		V
H-Eingangsstrom an J1, J2, J3, K1, K2, K3	I_{IH}	U_{IH}=2,4 V |	25			40	µA
	I_I	U_I=5,5 V | U_S	25			1	mA
H-Eingangsstrom an $\bar{R}$, $\bar{S}$, oder T	I_{IH}	U_{IH}=2,4 V | =5,25 V	25			80	µA
	I_I	U_I=5,5 V	25			1	mA
L-Eingangsstrom an J1, J2, J3, K1, K2, K3	$-I_{IL}$	U_{IL}=0,4 V	26			1,6	mA
L-Eingangsstrom an $\bar{S}$, $\bar{R}$ oder T	$-I_{IL}$	U_{IL}=0,4 V	26			3,2	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	27	18		57	mA
Speisestrom	I_S	U_S=5,25 V, U_I=5 V	25		10	20	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Taktimpulsdauer	t_{pT}			20			ns
Stellimpulsdauer	t_{pS}			25			ns
Rückstellimpulsdauer	t_{pR}			25			ns
Vorbereitungszeit	t_V		29	t_{pT}			
Haltezeit	t_H			0			
Maximale Zählfrequenz	f_Z		29	15	20		MHz
Signal-Laufzeit von T nach Q	t_{PHL}	C_L=15 pF, R_L=400 Ω	29	10	25	40	ns
	t_{PLH}		29	10	16	25	ns
Signal-Laufzeit von $\bar{R}$ oder $\bar{S}$ nach Q	t_{PHL}		30		25	40	ns
	t_{PLH}		30		16	25	ns

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q		10
Eingangslastfaktor an J_1, J_2, J_3, K_1, K_2 oder K_3	F_I		1
an $\bar{R}$, $\bar{S}$, oder T	F_I		2

Bei Entwicklungen empfohlen: **FLJ 341**

FLJ 111
FLJ 115

Anschlußanordnung Ansicht von oben



Taktimpuls

(1) Slave v. Master trennen
(2) Signal v. J und K in Master eingeben
(3) J- und K-Eingänge sperren
(4) Information von Master nach Slave übertragen



Blockschaltbild

Q, $\bar{Q}$ = Ausgänge
$\bar{R}$ = Rückstelleingäng
$\bar{S}$ = Stelleingang
T = Takteingang

Logisches Verhalten

t_n		t_{n+1}
J	K	Q
L	L	Q_n
L	H	L
H	L	H
H	H	$\bar{Q}_n$

$J = J_1 \wedge J_2 \wedge J_3$
$K = K_1 \wedge K_2 \wedge K_3$
t_n = Zeitpunkt vor dem Taktimpuls
t_{n+1} = Zeitpunkt nach dem Taktimpuls

L-Potential an $\bar{R}$ bringt Q auf L-Signal
L-Potential an $\bar{S}$ bringt Q auf H-Signal
$\bar{R}$ und $\bar{S}$ arbeiten unabhängig von T

Bestellbezeichnungen

FLJ 121: Q67000–J3
FLJ 125: Q67000–J79

FLJ 121 – 7473
FLJ 125 – 8473

Zwei JK-Master-Slave-Flipflop mit Rückstelleingang

Statische Kenndaten im Temperaturbereich 1 und 5

		Prüfbedingungen	Prüf-schal-tung	untere Grenze B	typ	obere Grenze A	Ein-heit
Speisespannung	U_S			4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	24	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V	24			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA				1,5	V
H-Ausgangsspannung	U_{QH}	$-I_{QH}$=400µA, U_S=4,75 V	24	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	I_{QL}=16 mA, U_S=4,75 V	24		0,2	0,4	V
Statische Störsicherheit	U_{ss}			0,4	1,0		V
H-Eingangsstrom an J oder K	I_{IH}	U_{IH}=2,4 V, U_S=5,25 V	25			40	µA
	I_I	U_I=5,5 V, U_S=5,25 V	25			1	mA
H-Eingangsstrom an $\overline{R}$ oder T	I_{IH}	U_{IH}=2,4 V, U_S=5,25 V	25			80	µA
	I_I	U_I=5,5 V, U_S=5,25 V	25			1	mA
L-Eingangsstrom an J, K,	$-I_{IL}$	U_{IL}=0,4 V, U_S=5,25 V	26			1,6	mA
an $\overline{R}$ oder T	$-I_{IL}$	U_{IL}=0,4 V, U_S=5,25 V	26			3,2	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_{QH}$	U_S=5,25 V	28	18		57	mA
Speisestrom	I_S	U_S=5,25 V, U_I=5 V	25		20	40	mA

Schaltzeiten U_S=5 V, T_U=25 °C

Taktimpulsdauer	t_{pT}			20			ns
Rückstellimpulsdauer	t_{pR}			25			ns
Vorbereitungszeit	t_V		29	t_{pT}			
Haltezeit	t_H			0			
Maximale Zählfrequenz	f_Z		29	15	20		MHz
Signal-Laufzeit von	t_{PHL}	C_L=15 pF, R_L=400 Ω	29	10	25	40	ns
T nach Q	t_{PLH}	C_L=15 pF, R_L=400 Ω	29	10	16	25	ns
Signal-Laufzeit von	t_{PHL}	C_L=15 pF, R_L=400 Ω	30		25	40	ns
$\overline{R}$ nach $\overline{Q}$	t_{PLH}	C_L=15 pF, R_L=400 Ω	30		16	25	ns

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q		10
Eingangslastfaktor an J oder K	F_I		1
an $\overline{R}$ oder T	F_I		2

Bei Entwicklungen empfohlen: FLJ 521

FLJ 121
FLJ 125

Anschlußanordnung Ansicht von oben



Taktimpuls

(1) Slave v. Master trennen
(2) Signal v. J und K in Master eingeben
(3) J- und K-Eingänge sperren
(4) Information von Master nach Slave übertragen



Blockschaltbild (ein Flipflop)

Q, $\bar{Q}$ = Ausgänge
$\bar{R}$ = Rückstelleingang
T = Takteingang

Logisches Verhalten
(jedes Flipflop)

t_n		t_{n+1}
J	K	Q
L	L	Q
L	H	L
H	L	H
H	H	$\bar{Q}_n$

t_n = Zeitpunkt vor dem Taktimpuls
t_{n+1} = Zeitpunkt nach dem Taktimpuls

L-Potential an $\bar{R}$ bringt Q auf L-Signal
$\bar{R}$ arbeitet unabhängig von T

Bestellbezeichnungen

FLJ 131: Q67000–J4
FLJ 135: Q67000–J82

FLJ 131 – 7476
FLJ 135 – 8476

Zwei JK-Master-Slave-Flipflop mit Stell- und Rückstelleingang

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	Prüf-schal-tung	untere Grenze B	typ	obere Grenze A	Ein-heit
Speisespannung	U_S			4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	24	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V				0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA				1,5	V
H-Ausgangsspannung	U_{QH}	$-I_{QH}$=400 µA; U_S= 4,75 V	24	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	I_{QL}=16 mA; U_S= 4,75 V	24		0,2	0,4	V
Statische Störsicherheit	U_{ss}		24	0,4	1,0		V
H-Eingangsstrom an J oder K	I_{IH}	U_{IH}=2,4 V	25			40	µA
	I_I	U_I=5,5 V; U_S =5,25 V	25			1	mA
H-Eingangsstrom an $\bar{R}$, $\bar{S}$ oder T	I_{IH}	U_{IH}=2,4 V	25			80	µA
	I_I	U_I=5,5 V	25			1	mA
L-Eingangsstrom an J, K,	$-I_{IL}$	U_{IL}=0,4 V	26			1,6	mA
an $\bar{R}$, $\bar{S}$ oder T	$-I_{IL}$	U_{IL}=0,4 V	26			3,2	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_{QH}$	U_S=5,25 V	27	18		57	mA
Speisestrom	I_S	U_S=5,25 V; U_I=5,0 V	25		20	40	mA

Schaltzeiten bei U_S=5, V, T_U=25 °C

Taktimpulsdauer	t_{pT}			20			ns
Stellimpulsdauer	t_{pS}			25			ns
Rückstellimpulsdauer	t_{pR}			25			ns
Vorbereitungszeit	t_V		29	t_{pT}			
Haltezeit	t_H			0			
Maximale Zählfrequenz	f_Z		29	50	20		MHz
Signal-Laufzeit von T nach Q	f_{PHL}	C_L=15 pF, R_L=400 Ω	29	10	25	40	ns
	f_{PLH}		29	10	16	25	ns
Signal-Laufzeit von $\bar{R}$ oder $\bar{S}$ nach Q	t_{PHL}		30		25	40	ns
	t_{PLH}		30		16	25	ns

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q		10
Eingangslastfaktor an J oder K	F_I		1
an $\bar{R}$, $\bar{S}$ oder T	$F_{\bar{I}}$		2

Bei Entwicklungen empfohlen: FLJ 351

FLJ 131
FLJ 135

Anschlußanordnung, Ansicht von oben



Taktimpuls



(1) Slave von Master trennen
(2) Signal von J und K in Master eingeben
(3) J- und K-Eingänge sperren
(4) Information von Master nach Slave übertragen



Blockschaltbild (ein Flipflop)

Q, $\bar{Q}$ = Ausgänge
$\bar{R}$ = Rückstelleingang
$\bar{S}$ = Stelleingang
T = Takteingang

Logisches Verhalten
(jedes Flipflop)

t_n		t_{n+1}
J	K	Q
L	L	Q_n
L	H	L
H	L	H
H	H	$\bar{Q}_n$

t_n = Zeitpunkt vor dem Taktimpuls
t_{n+1} = Zeitpunkt nach dem Taktimpuls

L-Potential an $\bar{R}$ bringt Q auf L-Signal
L-Potential an $\bar{S}$ bringt Q auf H-Signal
$\bar{R}$ und $\bar{S}$ arbeiten unabhängig von T

Bestellbezeichnungen

FLJ 141: Q67000-J9
FLJ 145: Q67000-J83

FLJ 141 – 7474
FLJ 145 – 8474

Zwei D-Flipflop

Das Flipflop FLJ 141 bzw. FLJ 145 besitzt taktunabhängige Stell- und Rückstelleingänge. Die Weiterleitung einer Information am D-Eingang zum Q-Ausgang erfolgt während der positiven Taktflanke, sobald der Schwellwert des Eingangstransistors erreicht ist. Anschließend ist der D-Eingang wieder gesperrt.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	Prüfschaltung	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S			4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	31	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V				0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA				1,5	V
H-Ausgangsspannung	U_{QH}	$-I_{QH}$=400µA, U_S=4,75V	31	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	I_{QL}=16mA, U_S=4,75V	31		0,2	0,4	V
Statische Störsicherheit	U_{ss}			0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_I=5,5V, U_S=5,25V	32			1	mA
H-Eingangsstrom an D,	I_{IH}	U_{IH}=2,4V, U_S=5,25V	32			40	µA
an $\overline{S}$ oder T	I_I	U_I=2,4V, U_S=5,25V	32			80	µA
an $\overline{R}$	I_{IH}	U_{IH}=2,4V, U_S=5,25V	32			120	µA
L-Eingangsstrom an D oder $\overline{S}$	$-I_{IL}$	U_{IL}=0,4V, U_S=5,25V	33			1,6	mA
an $\overline{R}$ oder T	$-I_{IL}$	U_{IL}=0,4V, U_S=5,25V	33			3,2	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_{QH}$	U_S=5,25V	34	18		57	mA
Speisestrom	I_S	U_S=5,25V, U_I=5V	32		17	30	mA

Schaltzeiten bei U_S=5V, T_U=25°C							
Taktimpulsdauer	t_{pT}			30			ns
Stellimpulsdauer	t_{pS}			30			ns
Rückstellimpulsdauer	t_{pR}			30			ns
Maximale Zählfrequenz	f_Z		30a	15	25		MHz
Minimale Vorbereitungszeit	t_V		30a		15	20	ns
Minimale Haltezeit	t_H		30a		2	5	ns
Signal-Laufzeit von T nach Q	t_{PHL}	C_L=15pF, R_L=400Ω	30	10	20	40	ns
	t_{PLH}		30a	10	14	25	ns
von $\overline{R}$ oder T nach Q	t_{PHL}		30			40	ns
	t_{PLH}		30a			25	ns

Logische Daten							
Ausgangslastfaktor pro Ausgang	F_Q					10	
Eingangslastfaktor an D	F_I					1	
an $\overline{S}$ oder T	F_I					2	
an $\overline{R}$	F_I					3	

FLJ 141
FLJ 145



Anschlußanordnung
Ansicht von oben

D =Informationseingang
Q, $\bar{Q}$=Ausgänge
$\bar{R}$ =Rückstelleingang
$\bar{S}$ =Stelleingang
T =Takteingang



Blockschaltbild (ein Flipflop)

Logisches Verhalten
(jedes Flipflop)

t_n	t_{n+1}	
D	Q	$\bar{Q}$
L	L	H
H	H	L

t_n = Zeitpunkt vor dem Taktimpuls
t_{n+1} = Zeitpunkt nach dem Taktimpuls

L-Potential an $\bar{R}$ bringt Q auf L-Signal
L-Potential an $\bar{S}$ bringt Q auf H-Signal
$\bar{R}$ und $\bar{S}$ arbeiten unabhängig von T

Bestellbezeichnungen

FLJ 151: Q67000–J5
FLJ 155: Q67000–J84

FLJ 151 – 7475
FLJ 155 – 8475

Vier D-Flipflop

Das Flipflop FLJ 151 bzw. FLJ 155 hat zwei stabile Zustände, die mit dem Takt gesteuert werden können. Solange der Taktimpuls anliegt, wird jede am D-Eingang eingespeiste Information nach dem Q-Ausgang übertragen. Sie bleibt dort erhalten, auch wenn der Taktimpuls abfällt. Die Information wird gelöscht, wenn der Taktimpuls wiederkehrt.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen		Prüfschaltung	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S				4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V		36	2,0			V
L-Eingangsspannung	U_{IL}			37			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA					1,5	V
H-Ausgangsspannung	U_{QH}	$-I_{QH}$=400 µA	U_S=	36, 37	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	I_{QL}=16mA	4,74V	36, 37		0,2	0,4	V
Statische Störsicherheit	U_{ss}				0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_I=5,5V	U_S=	38			1	mA
H-Eingangsstrom an D,	I_{IH}	U_{IH}=2,4V	5,25V	38			80	µA
an T	I_I	U_I=5,5V		38			160	µA
L-Eingangsstrom an D,	$-I_{IL}$	U_{IL}=0,4V		38			3,2	mA
an T	$-I_{IL}$	U_{IL}=0,4V		38			6,4	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25V		39	18		57	mA
Speisestrom	I_S	U_S=5,25V		40		32	53	mA

Schaltzeiten bei U_S=5V, T_U=25 °C

Taktimpulsdauer	t_{pT}		20			ns
Vorbereitungszeit an D	t_v		20			ns
Signal-Laufzeit						
von D nach Q	t_{PHL}			14	25	ns
	t_{PLH}			16	30	ns
von D nach $\overline{Q}$	t_{PHL}			7	15	ns
	t_{PLH}			24	40	ns
von T nach Q	t_{PHL}	C_L=15pF, R_L=400Ω		7	15	ns
	t_{PLH}			16	30	ns
von T nach $\overline{Q}$	t_{PHL}			7	15	ns
	t_{PLH}			16	30	ns

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q		10
Eingangslastfaktor an D	F_I		2
Eingangslastfaktor an T	F_I		4

FLJ 151
FLJ 155



Anschlußanordnung
Ansicht von oben

D = Informationseingang
Q, $\bar{Q}$ = Ausgänge
T = Takteingang



Logisches Verhalten
(jedes Flipflop)

t_n	t_{n+1}	
D	Q	$\bar{Q}$
H	H	L
L	L	H

t_n = Zeitpunkt vor dem Taktimpuls
t_{n+1} = Zeitpunkt nach dem Taktimpuls

Bestellbezeichnungen

FLJ 161: Q67000-J10
FLJ 165: Q67000-J85

FLJ 161 – 7490 A
FLJ 165 – 8490 A

Dezimalzähler

Der Baustein FLJ 161/165 besteht aus einem zweifachen Teiler und einem fünffachen Teiler. Bei Verwendung als Dekadenzähler muß der Ausgang des zweifachen Teilers Q_A mit dem Eingang des fünffachen Teilers B verbunden werden.

Statische Kenndaten
im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA			1,5	V
H-Ausgangsspannung	U_{QH}	$-I_{QH}$=800µA, U_S=4,75V	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	I_{QL}=16mA, U_S=4,75V		0,2	0,4	V
Statische Störsicherheit	U_{es}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_I=5,5V, U_S=5,25V			1	mA
H-Eingangsstrom						
an R_{01}, R_{02}, R_{91}, R_{92}	I_{IH}	U_{IH}=2,4V, U_S=5,25V			40	µA
an A	I_{IH}	U_{IH}=2,4V, U_S=5,25V			80	µA
an B	I_{IH}	U_{IH}=2,4V, U_S=5,25V			160	µA
L-Eingangsstrom	$-I_{IL}$	U_{IL}=0,4V, U_S=5,25V			1,6	mA
an R_{01}, R_{02}, R_{91}, R_{92}						
an A	$-I_{IL}$	U_{IL}=0,4V, U_S=5,25V			3,2	mA
an B	$-I_{IL}$	U_{IL}=0,4V, U_S=5,25V			4,8	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25V	18		57	mA
Speisestrom	I_S	U_S=5,25V, U_I=4,5V		29	42	mA

FLJ 161
FLJ 165

Schaltzeiten
bei U_S=5V, T_U=25 °C

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Zählimpulsdauer an A	t_{pZ}		15			ns
Zählimpulsdauer an B	t_{pZ}		30			ns
Rückstellimpulsdauer	t_{pR}		15			ns
Maximale Zählfrequenz an A	f_Z		32	42		MHz
Maximale Zählfrequenz an B	f_Z	C_L=15 pF	16			MHz
Signal-Laufzeit von	t_{PHL}	R_L=400 Ω		34	50	ns
A nach Q_D	t_{PLH}			32	50	ns
Signalübergangszeit an A oder B	t_T				100	ns

Logische Daten

H-Ausgangs-Lastfaktor pro Ausgang	F_{QH}				20	
L-Ausgangs-Lastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor an R_{01}, R_{02}, R_{91} oder R_{92}	F_I				1	
an A	F_I				2	
an B	F_I				4	

FLJ 161
FLJ 165



Anschlußanordnung
Ansicht von oben
A, B = Zähleingänge
R_{01}–R_{92} = Rückstelleingänge
Q = Ausgänge



Blockschaltbild

Logisches Verhalten als Dezimalzähler
(Q_A und B verbunden)

Zählfolge	Ausgänge			
	Q_D	Q_C	Q_B	Q_A
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	L	H	H	L
7	L	H	H	H
8	H	L	L	L
9	H	L	L	H

Rückstellen/Zählen
(X = H- oder L-Signal)

Rückstelleingänge				Ausgänge			
R_{01}	R_{02}	R_{91}	R_{92}	Q_D	Q_C	Q_B	Q_A
H	H	L	X	L	L	L	L
H	H	X	L	L	L	L	L
X	X	H	H	H	L	L	H
X	L	X	L	zählen			
L	X	L	X	zählen			
L	X	X	L	zählen			
X	L	L	X	zählen			

FLJ 171 – 7492 A
FLJ 175 – 8492 A

Bestellbezeichnungen
FLJ 171: Q67000–J33
FLJ 175: Q67000–J122

Teiler durch zwölf

Der Baustein FLJ 171/175 besteht aus einem zweifachen Teiler und einem sechsfachen Teiler. Bei Verwendung als zwölffachen Teiler muß der Ausgang des zweifachen Teilers Q_A mit dem Eingang des sechsfachen Teilers B verbunden werden.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75V, $-I_{QH}$=800µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75V, I_{QL}=16mA		0,2	0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_I=5,5V			1	mA
H-Eingangsstrom an R_{01}, R_{02}	I_{IH}	U_{IH}=2,4V			40	µA
an A	I_{IH}	U_{IH}=2,4V, U_S=5,25V			80	µA
an B	I_{IH}	U_{IH}=2,4V, U_S=5,25V			160	µA
L-Eingangsstrom an R_{01}, R_{02}	$-I_{IL}$	U_{IL}=0,4V			1,6	mA
an A	$-I_{IL}$	U_{IL}=0,4V			3,2	mA
an B	$-I_{IL}$	U_{IL}=0,4V			4,8	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25V	18		57	mA
Speisestrom	I_S	U_S=5,25V, U_I=4,5V		26	39	mA

Schaltzeiten bei U_S=5V, T_U=25°C

Zählimpulsdauer an A	t_{pZ}		15			ns
Zählimpulsdauer an B	t_{pZ}		30			ns
Rückstellimpulsdauer	t_{pR}		15			ns
Maximale Zählfrequenz an A	f_Z		32	42		MHz
Maximale Zählfrequenz an B	f_Z	C_L=15pF	16			MHz
Signal-Laufzeit von	t_{PHL}	R_L=400Ω		34	50	ns
A nach Q_D	t_{PLH}			32	50	ns
Signalübergangszeit an A oder B	t_T				100	ns

Logische Daten

H-Ausg.-Lastfaktor pro Ausg.	F_{QH}				20	
L-Ausg.-Lastfaktor pro Ausg.	F_{QL}				10	
Eingangslastfaktor						
an R_{01}, R_{02}	F_I				1	
an A	F_I				2	
an B	F_I				4	



Anschlußanordnung
Ansicht von oben
A, B=Zähleingänge
R_{01}, R_{02}=Rückstelleingänge
Q=Ausgänge



Blockschaltbild

Logisches Verhalten (Q_A und B verbunden)

Zählfolge	Ausgänge			
	Q_D	Q_C	Q_B	Q_A
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	H	L	L	L
7	H	L	L	H
8	H	L	H	L
9	H	L	H	H
10	H	H	L	L
11	H	H	L	H

Anmerkungen:
Um alle Ausgänge auf L-Signal zu setzen, müssen R_{01} und R_{02} auf H-Signal sein.

FLJ 181 – 7493 A
FLJ 185 – 8493 A

Bestellbezeichnungen
FLJ 181: Q67000–J34
FLJ 185: Q67000–J123

4-Bit-Binärzähler

Der Baustein FLJ 181/185 besteht aus einem zweifachen Teiler und aus einem achtfachen Teiler. Bei Verwendung als Binärzähler muß der Ausgang des zweifachen Teilers Q_A mit dem Eingang des achtfachen Teilers B verbunden werden.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA			1,5	V
H-Ausgangsspannung	U_{IH}	U_S=4,75V, $-I_{QH}$=800µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75V, I_{QL}=16mA		0,2	0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_I=5,5V, U_S=5,25V			1	mA
H-Eingangsstrom an R_{01}, R_{02}	I_{IH}	U_{IH}=2,4V, U_S=5,25V			40	µA
an A oder B	I_{IH}	U_{IH}=2,4V, U_S=5,25V			80	µA
L-Eingangsstrom an R_{01}, R_{02}	$-I_{IL}$	U_{IL}=0,4V, U_S=5,25V			1,6	mA
an A oder B	$-I_{IL}$	U_{IL}=0,4V, U_S=5,25V			3,2	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25V	18		57	mA
Speisestrom	I_S	U_S=5,25V, U_I=4,5V		26	39	mA

Schaltzeiten bei U_S=5V, T_U=25°C

Zählimpulsdauer an A	t_{pZ}		15			ns
Zählimpulsdauer an B	t_{pZ}		30			ns
Rückstellimpulsdauer	t_{pR}		15			ns
Maximale Zählfrequenz an A	f_Z	C_L=15pF, R_L=400Ω	32	42		MHz
Maximale Zählfrequenz an B	f_Z	C_L=15pF, R_L=400Ω	16			MHz
Signal-Laufzeit von	t_{PHL}	C_L=15pF, R_L=400Ω		46	70	ns
A nach Q_D	t_{PLH}	C_L=15pF, R_L=400Ω		46	70	ns
Signalübergangszeit an A oder B	t_T	C_L=15pF, R_L=400Ω			100	ns

Logische Daten

H-Ausg.-Lastfaktor pro Ausg.	F_{QH}				20	
L-Ausg.-Lastfaktor pro Ausg.	F_{QL}				10	
Eingangslastfaktor an R_{01}, R_{02}	F_I				1	
an A oder B	F_I				2	

FLJ 181
FLJ 185



Anschlußanordnung
Ansicht von oben
A, B = Zähleingänge
R_{01}, R_{02} = Rückstelleingänge
Q = Ausgänge



Blockschaltbild

Logisches Verhalten (Q_A mit B verbunden)

Zählfolge	Ausgänge			
	Q_D	Q_C	Q_B	Q_A
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	L	H	H	L
7	L	H	H	H
8	H	L	L	L
9	H	L	L	H
10	H	L	H	L
11	H	L	H	H
12	H	H	L	L
13	H	H	L	H
14	H	H	H	L
15	H	H	H	H

Anmerkungen:
Um alle Ausgänge auf L-Signal zu setzen, müssen R_{01} und R_{02} auf H-Signal sein.

FLJ 191 – 7495 A
FLJ 195 – 8495 A

Bestellbezeichnungen
FLJ 191: Q67000-J36
FLJ 195: Q67000-J256

4-Bit-Umkehrschieberegister

Der Baustein FLJ 191/195 hat folgende Betriebsmöglichkeiten:
Rechts-Schiebe-Betrieb als Serienschieberegister: Betriebsart BA auf L-Signal. Betrieb durch Taktimpulse an T_R. Eingänge A bis D und T_L sind gesperrt.
Links-Schiebe-Betrieb: Betriebsart BA auf H-Signal. Betrieb durch Taktimpulse an T_L. Serieneingang SE und Takteingang T_R sind gesperrt. Durch die Eingänge A bis D kann das Register parallel eingespeichert werden. Eingang D wird durch Verbinden Q_D mit C, Q_C mit B und Q_B mit A zum Serieneingang.
Anwendung: Serien-Parallel-Umsetzer, Parallel-Serien-Umsetzer, Speicher

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen		untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S			4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V		2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V				0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA				1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75V, $-I_{QH}$=800µA		2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75V, I_{QL}=16mA			0,2	0,4	V
Statische Störsicherheit	U_{ss}			0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_I=5,5V				1	mA
H-Eingangsstrom							
an A, B, C, D und SE	I_{IH}	U_{IH}=2,4V	U_S=5,25V			40	µA
an BA	I_{IH}	U_{IH}=2,4V	U_S=5,25V			80	µA
L-Eingangsstrom							
an A, B, C, D und SE	$-I_{IL}$	U_{IL}=0,4V				1,6	mA
an BA	$-I_{IL}$	U_{IL}=0,4V				3,2	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25V		18		57	mA
Speisestrom	I_S	U_S=5,25V			39	63	mA

Logische Daten			
H-Ausgangslastfaktor pro Ausgang	F_{QH}		20
L-Ausgangslastfaktor pro Ausgang	F_{QL}		10
Eingangslastfaktor an BA	F_I		2
der übrigen Eingänge	F_I		1

Schaltzeiten
bei U_S=5V, T_U=25 °C

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Taktimpulsdauer	t_{pT}		15	10		ns
Vorbereitungszeit an A, B, C, D und SE	t_V		10			ns
Haltezeit an A, B, C, D und SE	t_H		0			ns
L-Vorbereitungszeit an BA bei Schiebetakt rechts	t_{VLR}		15			ns
Schiebetakt links	t_{VLL}		5			ns
H-Vorbereitungszeit an BA bei Schiebetakt rechts	t_{VHR}		5			ns
Schiebetakt links	t_{VHL}		15			ns
Maximale Zählfrequenz	f_Z	C_L=15 pF	25	36		MHz
Signal-Laufzeit von	t_{PHL}	R_L=400 Ω		18	27	ns
T nach Q	t_{PLH}			21	32	ns



Anschlußanordnung
Ansicht von oben
T_R, T_L = Takteingänge
SE = Serieneingang
BA = Betriebsart
Q = Ausgang

FLJ 191
FLJ 195

Impulsdiagramm



*Durch Verbinden von Q_D mit C, Q_C mit B und Q_B mit A wird bei Links-Schiebebetrieb D zum Serieneingang.

Bestellbezeichnungen

FLJ 201: Q67000–J144
FLJ 205: Q67000–J198

FLJ 201 – 74190
FLJ 205 – 84190

Dezimaler Umkehrzähler

Der Baustein FLJ 201/205 ist ein BCD-Vorwärts-Rückwärts-Zähler. L an Freigabe Ein ermöglicht das Zählen, bei H wird der Zähler blockiert. Die Betriebsart – vorwärts oder rückwärts – wird durch den logischen Pegel an BA festgelegt: bei L vorwärts, bei H rückwärts. Der Zähler ist unabhängig vom Takt programmierbar. Liegt am Stelleingang $\overline{S}$ L-Signal, dann erscheinen die an den Informationseingängen angebotenen Informationen an den entsprechenden Ausgängen. Der Zähler kann als beliebig einstellbarer Teiler arbeiten. Mehrere Zähler können parallel oder seriell betrieben werden. Dabei liefert der Zähler nach dem 9. Impuls am Ausgang Ü einen H-Impuls und an Freigabe Aus einen L-Impuls.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	$-I_{QH}$=800 µA | U_S	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	I_{QL}=16 mA | =4,75 V		0,2	0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
H-Eingangsstrom	I_{IH}	U_{IH}=2,4 V | U_S			40	µA
pro Eingang	I_I	U_I=5,5, V | =5,25 V			1,0	mA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		65	mA
Speisestrom	I_S	U_S=5,25 V		65	105	mA
Schaltzeiten bei U_S=5 V, T_U=25 °C						
Taktimpulsdauer	t_{pT}		25			ns
Stellimpulsdauer	t_{pS}		35			ns
Vorbereitungszeit an A, B, C, D	t_V		20			ns
Haltezeit an A, B, C, D	t_H		0			
Maximale Zählfrequenz	f_Z		20	25		MHz
Signal-Laufzeit						
von $\overline{S}$ nach Q	t_{PLH}			22	33	ns
	t_{PHL}			33	50	ns
von A, B, C, D nach Q	t_{PLH}			14	22	ns
	t_{PHL}	C_L=15 pF		35	50	ns
von T nach FA	t_{PLH}	R_L=400 Ω		13	20	ns
	t_{PHL}			16	24	ns
von T nach Q	t_{PLH}			16	24	ns
	t_{PHL}			24	36	ns
von T nach Ü	t_{PLH}			28	42	ns
	t_{PHL}			37	52	ns
Logische Daten						
H-Ausg.-Lastfaktor pro Ausg.	F_{QH}				20	
L-Ausg.-Lastfaktor pro Ausg.	F_{QL}				10	
Eingangslastfaktor pro Eingang außer FE	F_I				1	
Eingangslastfaktor an FE	F_I				3	

FLJ 201
FLJ 205



Anschlußanordnung
Ansicht von oben

Blockschaltbild



Impulsdiagramm der Stell-, Zähl-, und Sperr-Bedingungen:
Folgendes Beispiel wird nachstehend aufgezeigt:
Stellen der Datenausgänge aufgrund der Dateneingänge auf eine dezimale Sieben
Aufwärtszählen
Sperren
Abwärtszählen



FLJ 211 – 74191
FLJ 215 – 84191

Bestellbezeichnungen

FLJ 211: Q67000-J145
FLJ 215: Q67000-J199

Binärer 4-Bit Umkehrzähler

Der Baustein FLJ 211/215 ist ein binärer Umkehrzähler. L an Freigabe Ein ermöglicht das Zählen, bei H wird der Zähler blockiert. Die Betriebsart – vorwärts oder rückwärts – wird durch den logischen Pegel an BA festgelegt: bei L vorwärts, bei H rückwärts. Der Zähler ist unabhängig vom Takt programmierbar. Liegt am Stelleingang $\overline{S}$ L-Signal, dann erscheinen die an den Informationseingängen angebotenen Informationen an den entsprechenden Ausgängen. Der Zahler kann als beliebig einstellbarer Teiler arbeiten. Mehrere Zähler können parallel oder seriell betrieben werden. Dabei liefert der Zähler nach dem 15. Impuls am Ausgang Ü einen H-Impuls und an Freigabe Aus einen L-Impuls.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	$-I_{QH}$=800 µA | U_S	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	I_{QL}=16 mA | =4,75 V		0,2	0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
H-Eingangsstrom	I_{IH}	U_{IH}=2,4 V | U_S			40	µA
pro Eingang	I_I	U_I=5,5 V | =5,25 V			1,0	mA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V, U_Q=0 V	18		65	mA
Speisestrom	I_S	U_S=5,25 V		65	105	mA
Schaltzeiten bei U_S=5 V, T_U=25 °C						
Taktimpulsdauer	t_{pT}		25			ns
Stellimpulsdauer	t_{pS}		35			ns
Vorbereitungszeit an A, B, C, D	t_V		20			ns
Haltezeit an A, B, C, D	t_H		0			
Maximale Zählfrequenz	f_Z		20	25		MHz
Signal-Laufzeit						
von $\overline{S}$ nach Q	t_{PLH}			22	33	ns
	t_{PHL}			33	50	ns
von A, B, C, D nach Q	t_{PLH}			14	22	ns
	t_{PHL}	C_L=15 pF		35	50	ns
von T nach FA	t_{PLH}	R_L=400 Ω		13	20	ns
	t_{PHL}			16	24	ns
von T nach Q	t_{PLH}			16	24	ns
	t_{PHL}			24	36	ns
von T nach Ü	t_{PLH}			28	42	ns
	t_{PHL}			37	52	ns
Logische Daten						
H-Ausg.-Lastfaktor pro Ausg.	F_{QH}				20	
L-Ausg.-Lastfaktor pro Ausg.	F_{QL}				10	
Eingangslastfaktor pro Eingang außer FE	F_I				1	
Eingangslastfaktor an FE	F_I				3	



Anschlußanordnung
Ansicht von oben

Blockschaltbild



FLJ 211
FLJ 215

Impulsdiagramm der Stell-, Zähl-, und Sperr-Bedingungen:
Folgendes Beispiel wird nachstehend aufgezeigt:
Stellen der Datenausgänge aufgrund der Dateneingänge auf eine binäre Dreizehn;
Aufwärtszählen
Sperren
Abwärtszählen



Bestellbezeichnungen

FLJ 221: Q67000-J32
FLJ 225: Q67000-J252

FLJ 221 – 7491A
FLJ 225 – 8491A

8-Bit-Serienschieberegister

Der Baustein FLJ 221/225 ist ein 8-Bit Schieberegister mit Serienein- und -ausgabe. Sie ermoglichen Speicherung und Ubertragung von Daten bis zu einer Taktfrequenz von typisch 18 MHz. An der positiven Flanke des Taktimpulses wird die Information zum Ausgang geschoben. Dadurch eignet sich dieses Schieberegister in Schaltungen mit flankengesteuerten Bausteinen wie FLJ 101/105 und FLJ 141/145.

Statische Kenndaten im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V $-I_{QH}$=400 µA	2,4	3,5		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V I_{QL}=16 mA		0,2	0,4	V
Statische Störsicherheit	U_{sg}		0,4	1,0		V
H-Eingangsstrom	I_{IH}	U_{IH}=2,4 V | U_S			40	µA
pro Eingang	I_I	U_I=5,5 V | =5,25 V			1,0	mA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		57	mA
Speisestrom	I_S	U_S=5,25 V U_I=4,5 V		35	58	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Taktimpulsdauer	t_{pT}		25			ns
Vorbereitungszeit	t_V		25			ns
Haltezeit	t_H		0			ns
Maximale Zählfrequenz	f_Z		10	18		MHz
Signal-Laufzeit	t_{PHL}	C_L=15 pF		27	40	ns
von T nach Q	t_{PLH}	R_L=400 Ω		24	40	ns

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q		10
Eingangslastfaktor pro Eingang	F_I		1

FLJ 221
FLJ 225



Anschlußanordnung
Ansicht von oben
A, B = Serieneingänge
Q, Q̄ = Ausgänge
T = Takteingang

Impulsdiagramm



Bestellbezeichnungen

FLJ 231: Q67000-J35
FLJ 235: Q67000-J200

FLJ 231 – 7494
FLJ 235 – 8494

4-Bit-Schieberegister mit Paralleleingabe

Der Baustein FLJ 231/235 ist ein 4-Bit-Schieberegister mit Serien- oder Paralleleingabe und Serienausgabe. Die Flipflops können entweder durch die Stelleingange S_1 oder S_2 gesetzt werden. Die Eingange A_1 bis D_1 sind betriebsbereit, wenn S_1 auf H und S_2 auf L liegt. Im umgekehrten Falle sind die Eingange A_2 bis D_2 betriebsbereit. Bei Taktbeginn muß entweder Stelleingang S_1 oder S_2 und der Rückstelleingang R auf L liegen. Unabhängig vom Takteingang werden die Flipflops auf L gesetzt, wenn am Rückstelleingang H angelegt wird. Die Stelleingänge sind vom Stand des Takt- und Rückstelleinganges unabhängig.
Anwendung: Serien-Register; Parallel-Serien-Umsetzer mit Informationsweiche.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=400 µA	2,4	3,5		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA		0,2	0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
H-Eingangsstrom an jeden Eingang außer Stelleingang S_1 und S_2	I_{IH}	U_{IH}=2,4 V			40	µA
	I_I	U_I=5,5 V, U_S=5,25 V			1	mA
H-Eingangsstrom an Stelleingang S_1 und S_2	I_{IH}	U_{IH}=2,4 V			160	µA
	I_I	U_I=5,5 V			1	mA
L-Eingangsstrom an jeden Eingang außer Stelleingang S_1 und S_2	$-I_{IL}$	U_{IL}=0,4 V			1,6	mA
L-Eingangsstrom an Stelleingang S_1 und S_2	$-I_{IL}$	U_{IL}=0,4 V			6,4	mA
Kurzschlußausgangsstrom	$-I_Q$	U_S=5,25 V	18		57	mA
Speisestrom	I_S	U_S=5,25 V		35	58	mA

FLJ 231
FLJ 235

Schaltzeiten bei U_S=5 V, T_U=25 °C		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Taktimpulsdauer	t_{pT}		35			ns
Rückstellimpulsdauer	t_{pR}		30			ns
Stellimpulsdauer	t_{pS}		30			ns
Vorbereitungszeit an SE						
H-Signal	t_V		35			ns
L-Signal	t_V		25			ns
Haltezeit an SE	t_H		0			ns
Maximale Zählfrequenz	t_Z		10			MHz
Signal-Laufzeit von	t_{PHL}	C_L=15 pF		25	40	ns
T nach Q	t_{PLH}	R_L=400 Ω			40	ns
Signal-Laufzeit von	t_{PHL}			25	40	ns
R oder S nach Q	t_{PLH}				35	ns

Logische Daten						
Ausgangslastfaktor pro Ausgang	F_Q				10	
Eingangslastfaktor an S_1 und S_2	F_1				4	
Eingangslastfaktor der übrigen Eingänge	F_1				1	



Anschlußanordnung
Ansicht von oben
A, B, C, D = Dateneingänge
Q = Ausgang
S = Stelleingänge
SE = Serieneingang
R = Rückstelleingang
T = Takteingang

Impulsdiagramm



FLJ 241 – 74192
FLJ 245 – 84192

Bestellbezeichnungen

FLJ 241: Q67000-J174
FLJ 245: Q67000-J201

Dezimaler Umkehrzähler mit getrennten Takteingängen

Der Baustein FLJ 241/245 ist ein synchroner Vorwärts-Rückwärts-Dezimalzähler mit Stell- und Rückstelleingängen. Zum Löschen wird der Rückstelleingang R kurzzeitig auf H gelegt. Bei L am Stelleingang S wird die an den Eingängen A bis D liegende Information übernommen. Vorwärts- und Rückwärtszählen erfolgt durch die jeweiligen Takteingänge, wobei der nicht verwendete Takteingang sowie der Stelleingang auf H-Signal und der Rückstelleingang auf L-Signal liegen müssen. Bei mehrstelligen Zählern wird der positive und der negative Übertragsausgang mit den Takteingängen des nachfolgenden Zählers verbunden.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=400 µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA		0,2	0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
H-Eingangsstrom, pro Eingang	I_{IH}	U_{IH}=2,4 V | U_S			40	µA
	I_I	U_I=5,5 V | =5,25 V			1,0	mA
L-Eingangsstrom, pro Eingang	$-I_{IL}$	U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		65	mA
Speisestrom	I_S	U_S=5,25 V		65	102	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C						
Taktimpulsdauer	t_{PT}		20			ns
Vorbereitungszeit an A, B, C, D	t_V		20			ns
Haltezeit an A, B, C, D	t_H		0			ns
Maximale Zählfrequenz	f_Z		25	32		MHz
Signal-Laufzeit						
von T nach Q	t_{PHL}			31	47	ns
	t_{PLH}			25	38	ns
von T nach Ü	t_{PHL}	C_L=15 pF, R_L=400 Ω		16	24	ns
	t_{PLH}			17	26	ns
von $\overline{S}$ nach Q	t_{PHL}			29	40	ns
	t_{PLH}			27	40	ns
von R nach Q	t_{PHL}			22	35	ns

Logische Daten			
Ausgangslastfaktor pro Ausgang	F_Q	10	
Eingangslastfaktor pro Eingang	F_I	1	



Anschlußanordnung
Ansicht von oben

Blockschaltbild



FLJ 241
FLJ 245

Impulsdiagramm



Bestellbezeichnungen

FLJ 251: Q67000–J175
FLJ 255: Q67000–J202

FLJ 251 – 74193
FLJ 255 – 84193

Binärer 4-Bit-Umkehrzähler mit getrennten Takteingängen

Der Baustein FLJ 251/255 ist ein synchroner Vorwärts-Rückwärts-Binärzähler mit Stell- und Rückstelleingang. Zum Löschen wird der Rückstelleingang R kurzzeitig auf H-Signal gelegt. Bei L am Stelleingang $\overline{S}$ wird die an den Eingängen A bis D liegende Information übernommen. Vorwärts- und Rückwärtszählen erfolgt durch die jeweiligen Takteingänge, wobei der nicht verwendete Takteingang sowie der Stelleingang auf H und der Rückstelleingang auf L liegen müssen. Beim Zählen über 15 hinaus muß der positive und negative Übertragsausgang mit den Takteingängen des nachfolgenden Zählers verbunden werden.

Statische Kenndaten im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=400 µA	2,4			V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA			0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
H-Eingangsstrom	I_{IH}	U_{IH}=2,4 V | U_S			40	µA
pro Eingang	I_I	U_I=5,5 V | =5,25 V			1,0	mA
L-Eingangsstrom, pro Eingang	$-I_{IL}$	U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		65	mA
Speisestrom	I_S	U_S=5,25 V		65	102	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Taktimpulsdauer	t_{PT}		20		ns
Vorbereitungszeit an A, B, C, D	t_V		20		ns
Haltezeit an A, B, C, D	t_H		0		ns
Maximale Zählfrequenz	f_Z		25	32		MHz
Signal-Laufzeit					
von T nach Q	t_{PHL}			31	47	ns
	t_{PLH}			25	38	ns
von T nach Ü	t_{PHL}	C_L=15 pF, R_L=400 Ω		16	24	ns
	t_{PLH}			17	26	ns
von $\overline{S}$ nach Q	t_{PHL}			29	40	ns
	t_{PLH}			27	40	ns
von R nach Q	t_{PHL}			22	35	ns

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q		10	
Eingangslastfaktor pro Eingang	F_I		1	

FLJ 251
FLJ 255



Anschlußanordnung
Ansicht von oben

Blockschaltbild



Impulsdiagramm



FLJ 261 – 7496
FLJ 265 – 8496

Bestellbezeichnungen

FLJ 261: Q67000-J37
FLJ 265: Q67000-J203

5-Bit-Schieberegister

Der Baustein FLJ 261/265 ist ein 5-Bit-Schieberegister mit Serien- oder Paralleleingabe und Serien- oder Parallelausgabe. Die Flipflops können auf H gesetzt werden, wenn an den Eingängen A bis G und am Stelleingang S H-Signal angelegt wird. Durch den gemeinsamen Stelleingang ist es möglich, die Flipflops entweder unabhängig voneinander oder gleichzeitig zu setzen. Bei Taktbeginn muß der Stelleingang auf L und der Rückstelleingang auf H sein. Unabhängig vom Takteingang werden die Flipflops auf L gesetzt, wenn am Rückstelleingang $\overline{R}$ L-Signal angelegt wird. Die Stelleingänge sind vom Stand des Takt- und Rückstelleingangs abhängig.
Anwendung: Serien-Parallel-Umsetzer; Parallel-Serien-Umsetzer; Register; Speicher.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze A	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V	2,4			V
		$-I_{QH}$=400 µA		3,4		
L-Ausgangsspannung	U_{QL}	U_S=4,75 V		0,2	0,4	V
		I_{QL}=16 mA				
Statische Störsicherheit	U_{ss}		0,4	1,0		V
H-Eingangsstrom pro	I_{IH}	U_{IH}=2,4 V			40	µA
Eingang außer S	I_I	U_I=5,5 V, U_S =5,25 V			1,0	mA
H-Eingangsstrom	I_{IH}	U_{IH}=2,4 V, U_S =5,25 V			200	µA
an S	I_I	U_I=5,5 V			1,0	mA
L-Eingangsstrom pro Eingang außer S	$-I_{IL}$	U_{IL}=0,4 V			1,6	mA
L-Eingangsstrom an S	$-I_{IL}$	U_{IL}=0,4 V			8,0	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		57	mA
Speisestrom	I_S	U_S=5,25 V		48	79	mA

Schaltzeiten bei $U_S = 5\,V$, $T_U = 25\,°C$

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Taktimpulsdauer	t_{pT}		35			ns
Rückstellimpulsdauer	t_{pR}		30			ns
Stellimpulsdauer	t_{pS}		30			ns
Vorbereitungszeit an SE	t_V		30			ns
Haltezeit an SE	t_H		0			ns
Maximale Zählfrequenz	f_Z		10			MHz
Signal-Laufzeit	t_{PHL}			25	40	ns
von T nach Q	t_{PLH}	$C_L = 15\,pF$,		25	40	ns
von $\bar{R}$ nach Q	t_{PHL}	$R_L = 400\,\Omega$			55	ns
von S nach Q	t_{PLH}			28	35	ns

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q		10
Eingangslastfaktor	F_I		5
Eingangslastfaktor der übrigen Eingänge	F_I		1



Anschlußanordnung
Ansicht von oben
A, B, C, D, E = Dateneingänge
Q = Ausgang
$\bar{R}$ = Rückstelleingang
S = Stelleingang
SE = Serieneingang
T = Takteingang

Impulsdiagramm



Bestellbezeichnungen

FLJ 271: Q67000–J165
FLJ 275: Q67000–J222

FLJ 271 – 74107
FLJ 275 – 84107

Zwei JK-Master-Slave-Flipflop

Die Bausteine entsprechen bis auf die Anschlußanordnung dem FLJ 121/125

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	U_I	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=400 µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA		0,2	0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
H-Eingangsstrom pro Eingang	I_I	U_I=5,5 V; U_S=5,25 V			1,0	mA
H-Eingangsstrom an J oder K	I_{IH}	U_{IH}=2,4 V; U_S=5,25 V			40	µA
an $\overline{R}$ oder T	I_{IH}	U_{IH}=2,4 V			80	µA
L-Eingangsstrom an J oder K	$-I_{IL}$	U_{IL}=0,4 V			1,6	µA
an $\overline{R}$ oder T	$-I_{IL}$	U_{IL}=0,4 V			3,2	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V, U_I=0 V	18		57	mA
Speisestrom	I_S	U_S=5,25 V, U_I=5 V		20	40	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Taktimpulsdauer	t_{pT}		20			ns
Rückstellimpulsdauer	t_{pR}		25			ns
Vorbereitungszeit	t_V		t_{pT}			
Haltezeit	t_H		0			
Maximale Zählfrequenz	f_Z		15	20		MHz
Signal-Laufzeit	t_{PHL}	R_L=400 Ω, C_L=15 pF	10	25	40	ns
von T nach Q	t_{PLH}		10	16	25	ns
Signal-Laufzeit	t_{PHL}			25	40	ns
von $\overline{R}$ nach Q	t_{PLH}			16	25	ns

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q		10
Eingangslastfaktor an J oder K	F_I		1
an $\overline{R}$ oder T	F_I		2

FLJ 271
FLJ 275



Anschlußanordnung
Ansicht von oben

Q, $\bar{Q}$ = Ausgänge
$\bar{R}$ = Rückstelleingang
T = Takteingang

Blockschaltbild siehe FLJ 121/125

Taktimpuls



(1) Slave von Master trennen
(2) Signal von J und K in Master eingeben
(3) J- und K-Eingänge sperren
(4) Information von Master nach Slave übertragen

Logisches Verhalten
(jedes Flipflop)

t_n		t_{n+1}
J	K	Q
L	L	Q_n
L	H	L
H	L	H
H	H	$\bar{Q}_n$

t_n = Zeitpunkt vor dem Taktimpuls
t_{n+1} = Zeitpunkt nach dem Taktimpuls

L-Potential an $\bar{R}$ bringt Q auf L – $\bar{R}$ arbeitet unabhängig von T.

Bestellbezeichnungen

FLJ 281: Q67000–J241
FLJ 291: Q67000–J242

FLJ 281 – 74104
FLJ 291 – 74105

FLJ 281 JK-Master-Slave-Flipflop mit JK-Eingang

FLJ 291 JK-Master-Slave-Flipflop mit $\overline{J}$-, $\overline{K}$- und JK-Eingang

Der Baustein FLJ 281 ist ein JK-Master-Slave-Flipflop, das zusätzlich einen JK-Eingang hat, mit dem eine einfache Zustandsänderung des Flipflops möglich ist. Da die J- und K-Eingänge vergrößerte Eingangskapazitäten haben, und die Vorbereitungs- und Haltezeiten verlängert wurden, zeigt der Baustein ein verbessertes Verhalten bei Systemen mit langsamen Taktflanken.
Der Baustein FLJ 291 hat zusätzlich je einen $\overline{J}$-, $\overline{K}$- und JK-Eingang. Da dieser Baustein keine verlängerten Schaltzeiten und keine vergrößerten Eingangskapazitäten hat, ist er für höhere Frequenzen geeigneter als FLJ 281. Die $\overline{J}$- und $\overline{K}$-Eingänge dienen zu gesonderten Kontrollzwecken. Die J- und K-Eingänge nehmen Daten auf, während der Takt auf L-Signal liegt. An der positiven Flanke des Taktimpulses wird die Information zum Ausgang übertragen.

Statische Kenndaten im Temperaturbereich 1		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	1,4	1,7	2,0	V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=1 mA	2,4	2,7		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA		0,2	0,4	V
H-Eingangsstrom an J, K, $\overline{J}$, $\overline{K}$	I_{IH}	U_S=5,25 V, U_I=4,5 V		2	40	µA
an JK	I_{IH}			4	80	µA
an $\overline{R}$, $\overline{S}$	I_{IH}			8	120	µA
L-Eingangsstrom an J, K, $\overline{J}$, $\overline{K}$	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V		1,1	1,6	mA
an JK	$-I_{IL}$			2,2	3,2	mA
an $\overline{R}$, $\overline{S}$	$-I_{IL}$			3	4,8	mA
Speisestrom FLJ 281	I_S	U_S=5 V		15	24	mA
FLJ 291	I_S	U_S=5 V		17	28	mA
Schaltzeiten bei U_S=5 V, T_U=25 °C						
Taktimpulsdauer, bezogen auf 1,5 V-Punkte	t_{pT}		15			ns
Stellimpulsdauer	t_{pS}		20			ns
Rückstellimpulsdauer	t_{pR}		20			ns
Freigabezeit FLJ 281	t_F				10	ns
FLJ 291	t_F				1	ns
Vorbereitungszeit FLJ 281	t_V		35			ns
FLJ 291	t_V		10			ns
Signal-Laufzeit	t_{PLH}	C_L=15 pF		9	15	ns
von T nach Q	t_{PHL}	R_L=400 Ω		16	25	ns
Logische Daten						
H-Ausgangslastfaktor pro Ausgang	F_{QH}				25	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor an J, K, $\overline{J}$, $\overline{K}$	F_I				1	
an JK	F_I				2	
an $\overline{R}$, $\overline{S}$	F_I				3	

FLJ 281
FLJ 291

Anschlußanordnungen, Ansicht von oben

FLJ 281



FLJ 291



Blockschaltbilder

FLJ 281



FLJ 291



Q, $\overline{Q}$=Ausgänge, $\overline{R}$=Rückstellung, $\overline{S}$=Stelleingang, T=Takteingang,
J, K, JK=Informationseingänge

Logisches Verhalten

t_n			t_{n+1}
JK	J	K	Q
L*	X	X	Q_n
H	L*	L*	Q_n
H	L	H	L
H	H	L	H
H	H	H	$\overline{Q}_n$

t_n = Zeitpunkt vor dem Taktimpuls
t_{n+1} = Zeitpunkt nach dem Taktimpuls
für FLJ 281 : $J = J_1 \wedge J_2 \wedge J_3$
$K = K_1 \wedge K_2 \wedge K_3$
für FLJ 291 : $J = J_1 \wedge \overline{J}_2 \wedge J_3$
$K = K_1 \wedge \overline{K}_2 \wedge K_3$

X = H- oder L-Signal
L*-Pegel müssen angelegt werden, während der Takt auf L-Signal liegt.
L-Potential an $\overline{R}$ bringt Q auf L-Signal. L-Potential an $\overline{S}$ bringt Q auf H-Signal. $\overline{R}$ und $\overline{S}$ arbeiten unabhängig von T.

Bestellbezeichnungen

FLJ 301: Q67000–J164
FLJ 305: Q67000–J233

FLJ 301 – 74100
FLJ 305 – 84100

Acht D-Flipflop

Der Baustein FLJ 301/305 enthält 2x4 D-Flipflop. Sie sind besonders für den Einsatz als Zwischenspeicher für binäre Informationen geeignet. Die an den D-Eingängen angebotenen Informationen werden zu den Ausgängen Q übertragen, während der Takt auf H liegt, und solange gespeichert, bis der nächste Wechsel des Taktimpulses von L nach H erfolgt.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	$-I_{QH}$=400 µA, U_S 4,75 V	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	I_{QL}=16 mA, U_S 4,75 V		0,2	0,4	V
H-Eingangsstrom pro Eingang	I_I	U_I=5,5 V			1	mA
H-Eingangsstrom an D	I_{IH}	U_{IH}=2,4 V, U_S =5,25 V			80	µA
an T	I_{IH}	U_{IH}=2,4 V, U_S =5,25 V			320	µA
L-Eingangsstrom an D	$-I_{IL}$	U_{IL}=0,4 V			3,2	mA
an T	$-I_{IL}$	U_{IL}=0,4 V			12,8	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		57	mA
Speisestrom	I_S	U_S=5,25 V	64		106	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Vorbereitungszeit an D	t_V		20			ns
Signal-Laufzeit von	t_{PHL}	C_L=15 pF, R_L=400 Ω		16	30	ns
D nach Q	t_{PLH}			14	25	ns
Signal-Laufzeit von	t_{PHL}			16	30	ns
T nach Q	t_{PLH}			7	15	ns

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q		10
Eingangslastfaktor an D	F_I		2
Eingangslastfaktor an T	F_I		8

FLJ 301
FLJ 305



Anschlußanordnung
Ansicht von oben

D = Dateneingang
Q = Ausgang
T = Takteingang



Blockschaltbild
(ein Flipflop)

Logisches Verhalten (jedes Flipflop)

t_n	t_{n+1}
D	Q
H	H
L	L

t_n = Zeitpunkt vor dem Taktimpuls
t_{n+1} = Zeitpunkt nach dem Taktimpuls

Bestellbezeichnungen

FLJ 311:	Q67000–J244
FLJ 315:	Q67000–J235
FLJ 321:	Q67000–J245
FLJ 325:	Q67000–J237
FLJ 461:	Q67000–J282
FLJ 465:	Q67000–J300

FLJ 311 – 74198
FLJ 315 – 84198
FLJ 321 – 74199
FLJ 325 – 84199
FLJ 461 – 74166
FLJ 465 – 84166

Universelle 8-Bit-Schieberegister

Der Baustein FLJ 311/315 ist ein 8-Bit-Schieberegister mit Rechts-Links-Schiebebetrieb, Möglichkeit einer seriellen oder parallelen Daten-Eingabe und -Ausgabe, taktunabhängigem Rückstelleingang, sowie einer Taktsperrmöglichkeit.
Der Baustein FLJ 321/325 ist ein 8-Bit-Schieberegister mit Rechts-Schiebebetrieb, Möglichkeit einer seriellen oder parallelen Daten-Eingabe und -Ausgabe, taktunabhängigem Rückstelleingang, sowie einer Taktsperrmöglichkeit.
Der Baustein FLJ 461/465 ist ein 8-Bit-Schieberegister mit der Möglichkeit einer seriellen oder parallelen Daten-Eingabe und seriellen Daten-Ausgabe, taktunabhängigem Rückstelleingang und Taktsperrmöglichkeit.
Die Funktionen der Schieberegister werden in Impulsdiagrammen aufgezeigt.
Die Schieberegister sind geeignet zum Speichern und Registrieren von Daten, zur Serien-Parallel-, Parallel-Serien-Umsetzung bei einer typischen Taktfrequenz bis 35 MHz.

Statische Kenndaten im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=800 µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA		0,2	0,4	V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	µA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		57	mA
Speisestrom	I_S	U_S=5,25 V		72	116	mA

Schaltzeiten bei U_S=5, T_U=25°C

Maximale Zählfrequenz	f_Z		25	35		MHz
Takt- oder Rückstellimpulsdauer	t_P		20			ns
Vorbereitungszeit	t_V	C_L=15 pF	30			ns
Haltezeit	t_H	R_L=400 Ω	0			ns
Signal-Laufzeit von $\overline{R}$ nach Q	t_{PHL}			23	35	ns
Signal-Laufzeit von T nach Q	t_{PHL}		8	20	30	ns
	t_{PLH}		8	17	26	ns

Logische Daten

H-Ausgangslastfaktor pro Ausgang	F_{QH}				20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor pro Eingang	F_I				1	

FLJ 311
FLJ 315
FLJ 321
FLJ 325
FLJ 461
FLJ 465

Anschlußanordnungen
Ansicht von oben



FLJ 311
FLJ 315



FLJ 321
FLJ 325



FLJ 461
FLJ 465



Logisches Verhalten

Stell-eingänge $\overline{S}_r$	Stell-eingänge $\overline{S}_l$	Verhalten des Schieberegisters
L	L	Takt wird gesperrt
L	H	Schiebebetrieb rechts über SE_r
H	L	Schiebebetrieb links über SE_l
H	H	Daten-Eingabe parallel über Eingänge A bis H

FLJ 311
FLJ 315

Impulsdiagramm



Blockschaltbild



Eingänge bei t_n		Ausgang Q_A bei t_{n+1}
J	$\bar{R}$	Q_A
L	H	Q_{An}
L	L	L
H	H	H
H	L	$\bar{Q}_{An}$

t_n = Zeitpunkt vor dem Taktimpuls
t_{n+1} = Zeitpunkt nach dem Taktimpuls

Logisches Verhalten

Stell-Eingang $\bar{S}$	Freigabe FE	Verhalten des Schieberegisters
H	L	Schiebebetrieb rechts nach Eingangs-Funktionen J u. $\bar{R}$
L	L	Dateneingabe parallel über Eingänge A bis H
X	H	Schieberegister-Inhalt bleibt unverändert

X=H- oder L-Signal

FLJ 321
FLJ 325

Impulsdiagramm



Blockschaltbild



FLJ 461
FLJ 465

Logisches Verhalten

Takt T	Freigabe FE	Rückstell-Eingang $\bar{R}$	Serien-Eingang SE	Stell-Eingang $\bar{S}$	Daten-Eingänge parallel	Verhalten des Schieberegisters
X	X	L	X	X	X	Rückstellen
1 Impuls	L	H	L	L	Daten	Parallele Dateneingabe
N-Impulse	L	H	X	H	X	Schiebebetrieb
N-Impulse	L	H	Daten	H	X	Serielle Dateneingänge
X	H	H	X	X	X	Sperren

X=H- oder L-Signal

Impulsdiagramm



Bestellbezeichnung
FLJ 331: Q67000-J240

FLJ 331 – 7497

Synchroner, programmierbarer 6-Bit-Frequenzteiler

Der Baustein FLJ 331 ist ein Zähler, dessen Teilungsverhältnis $f_Q:f_I$ binär an den Eingängen A, B, C, D, E, F wie folgt vorgewählt werden kann:

$$f_Q = f_I \cdot \frac{M}{64}, \text{ wobei } M = A \cdot 2^0 + B \cdot 2^1 + C \cdot 2^2 + D \cdot 2^3 + E \cdot 2^4 + F \cdot 2^5.$$

L-Signal am Freigabe-Eingang FE gibt den Teiler frei.
H-Signal am Strobe-Eingang sperrt den Zählerausgang $\overline{Q}$.
Bei Erweiterung zu einem mehrstufigen Synchronzähler wird der Freigabeausgang FA der 1. Stufe mit dem Freigabeeingang FE und dem Strobeeingang der 2. Stufe verbunden. Die Ausgänge $\overline{Q}$ werden jeweils mit den Erweiterungseingängen N verbunden. Die resultierende Frequenz f_Q liegt am Ausgang Q der letzten Stufe.
Der Baustein ist anwendbar für Rechenoperationen, Division, Analog-Digital- oder Digital-Analog-Umwandlungen.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=400 µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA		0,2	0,4	V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom an T	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			80	µA
übrige Eingänge	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
L-Eingangsstrom an T	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			3,2	mA
übrige Eingänge	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		55	mA
H-Speisestrom	I_{SH}	U_S=5,25 V		58		mA
L-Speisestrom	I_{SL}	U_S=5,25 V		80	120	mA
Schaltzeiten bei U_S=5,0 V, T_U=25 °C						
Maximale Zählfrequenz	f_Z		25	32		MHz
Taktimpulsdauer	t_{pT}		20			ns
Vorbereitungszeit	t_V		25			ns
Haltezeit	t_H		0			ns
Signal-Laufzeit von T nach Q	t_{PLH}	C_L=15 pF, R_L=400 Ω		26	39	ns
	t_{PHL}	C_L=15 pF, R_L=400 Ω		20	30	ns
Signal-Laufzeit von Strobe nach Q	t_{PLH}	C_L=15 pF, R_L=400 Ω		19	30	ns
	t_{PHL}	C_L=15 pF, R_L=400 Ω		22	33	ns
Logische Daten						
Ausgangslastfaktor pro Ausgang	F_Q				10	
Eingangslastfaktor an T	F_I				2	
übrige Eingänge	F_I				1	

FLJ 331



Anschlußanordnung
Ansicht von oben

Blockschaltbild



Logisches Verhalten

Eingänge										Ausgänge		
Rückstell-Eingang R	Freigabe-Eingang FE	Strobe	Binäre Teilungszahl						Anzahl der Takt-Impulse	Erweiterungs-Eingang	Logischer Zustand oder Anzahl der Impulse		
			A	B	C	D	E	F			Q	$\bar{Q}$	Freigabe-Ausgang FA
H	X	H	X	X	X	X	X	X	X	H	L	H	H
L	L	L	L	L	L	L	L	L	64	H	0	0	1
L	L	L	H	L	L	L	L	L	64	H	1	1	1
L	L	L	L	H	L	L	L	L	64	H	2	2	1
L	L	L	L	L	H	L	L	L	64	H	4	4	1
L	L	L	L	L	L	H	L	L	64	H	8	8	1
L	L	L	L	L	L	L	H	L	64	H	16	16	1
L	L	L	L	L	L	L	L	H	64	H	32	32	1
L	L	L	H	H	H	H	H	H	64	H	63	63	1
L	L	L	H	H	H	H	H	H	64	L	0	63	1[1])
L	L	L	L	L	H	L	H	L	64	H	20	20	1[2])

Bemerkungen:

X = L- oder H-Signal

Die Eingänge A, B, C, D, E, F können beliebig variiert werden.

[1]) Durch den Erweiterungs-Eingang kann der Ausgang Q gesperrt werden.

[2]) $f_Q = f_I \cdot \frac{M}{64} = f_I \cdot \frac{16+4}{64} = 0{,}3125 \cdot f_I$

FLJ 341 – 74110
FLJ 345 – 84110

Bestellbezeichnungen
FLJ 341: Q67000–J224
FLJ 345: Q67000–J274

JK-Master-Slave-Flipflop mit Eingangssperre

Der Baustein FLJ 341/345 hat eine Haltezeit t_H von nur 5 ns bezogen auf die ansteigende Taktflanke. Dies bedeutet, daß die JK-Signale bereits während des Taktimpulses wechseln dürfen, ohne Fehlinformationen hervorzurufen. Der FLJ 341/345 ist mit FLJ 111/115 austauschbar.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, U_{IH}=2,0 V, $-I_{QH}$=800 µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, U_{IL}=0,8 V, I_{QL}=16 mA		0,2	0,4	V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom an J, K od. T	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
an $\overline{R}$- oder $\overline{S}$	I_{IH}				160	µA
L-Eingangsstrom an J, K od. T	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
an $\overline{R}$- oder $\overline{S}$	$-I_{IL}$				3,2	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		57	mA
Speisestrom	I_S	U_S=5,25 V		20	34	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C						
Taktimpulsdauer	t_{pT}		25			ns
Stellimpulsdauer	t_{pS}		25			ns
Rückstellimpulsdauer	t_{pR}		25			ns
Vorbereitungszeit	t_V		20			ns
Haltezeit	t_H		5			ns
Maximale Zählfrequenz	f_Z		20	25		MHz
Signal-Laufzeit	t_{PLH}			12	20	ns
von $\overline{S}$ oder $\overline{R}$ nach Q	t_{PHL}	C_L=15 pF, R_L=400 Ω		18	25	ns
Signal-Laufzeit	t_{PLH}		10	20	30	ns
von T nach Q	t_{PHL}		6	13	20	ns

Logische Daten			
H-Ausgangslastfaktor pro Ausgang	F_{QH}	20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}	10	
Eingangslastfaktor an JK	F_I	1	
an $\overline{R}$ und $\overline{S}$	F_I	2	
an T	F_I	3	

FLJ 341
FLJ 345



Anschlußanordnung
Ansicht von oben
J, K = Informationseingänge
Q, $\bar{Q}$ = Ausgänge
$\bar{R}$ = Rückstelleingang
$\bar{S}$ = Stelleingang
T = Takteingang

Logisches Verhalten

Eingänge bei t_n		Ausgänge bei t_{n+1}
J	K	Q
L	L	Q_n
L	H	L
H	L	H
H	H	$\bar{Q}_n$

t_n = Zeitpunkt vor dem Taktimpuls
t_{n+1} = Zeitpunkt nach dem Taktimpuls
$J = J_1 \wedge J_2 \wedge J_3$
$K = K_1 \wedge K_2 \wedge K_3$

L-Potential an $\bar{R}$ bringt Q auf L-Signal.
L-Potential an $\bar{S}$ bringt Q auf H-Signal.
$\bar{R}$ und $\bar{S}$ arbeiten undabhängig von T

FLJ 351 – 74111
FLJ 355 – 84111
FLJ 521 – 74115
FLJ 525 – 84115

Bestellbezeichnungen

FLJ 351:	Q67000-J225
FLJ 355:	Q67000-J289
FLJ 521:	Q67000-J306
FLJ 525:	Q67000-J376

Zwei JK-Master-Slave-Flipflop mit Eingangssperre

Die Bausteine FLJ 351/355 und FLJ 521/525 haben eine Haltezeit von t_H von nur 5 ns bezogen auf die ansteigende Taktflanke. Dies bedeutet, daß die JK-Signale bereits während des Taktimpulses wechseln dürfen, ohne Fehlinformationen hervorzurufen.
Der FLJ 521/525 hat Rückstelleingänge. Er entspricht in der Funktion mit Ausnahme von t_H dem FLJ 121/125.
Der FLJ 351/355 hat Stell- und Rückstelleingänge. Er entspricht in der Funktion mit Ausnahme von t_H dem FLJ 131/135.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, U_{IH}=2,0 V, $-I_{QH}$=800 µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, U_{IL}=0,8 V, I_{QL}=16 mA		0,2	0,4	V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom an J, K	I_{IH}				40	µA
an $\overline{R}$ oder $\overline{S}$	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			80	µA
an T	I_{IH}				120	µA
L-Eingangsstrom bei J, K	$-I_{IL}$				1,6	mA
an $\overline{R}$ oder $\overline{S}$	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			3,2	mA
an T	$-I_{IL}$				4,8	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		57	mA
Speisestrom	I_S	U_S=5,25 V		28	41	mA

Schaltzeiten						
Taktimpulsdauer	t_{pT}		25			ns
Stellimpulsdauer	t_{pS}		25			ns
Rückstellimpulsdauer	t_{pR}		25			ns
Vorbereitungszeit	t_V		0			ns
Haltezeit	t_H		30			ns
Maximale Zählfrequenz	f_Z		20	25		ns
Signal-Laufzeit	t_{PLH}			12	18	ns
von $\overline{S}$ oder $\overline{R}$ nach Q	t_{PHL}	C_L=15 pF, R_L=400 Ω		21	30	ns
Signal-Laufzeit	t_{PLH}		6	12	17	ns
von T nach Q	t_{PHL}		10	20	30	ns

Logische Daten			
H-Ausgangslastfaktor pro Ausgang	F_{QH}	20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}	10	
Eingangslastfaktor an JK	F_I	2	
an $\overline{R}$ und $\overline{S}$	F_I	2	
an T	F_I	1	

FLJ 351
FLJ 355
FLJ 521
FLJ 525

Anschlußanordnungen, Ansicht von oben

FLJ 351/355



FLJ 521/525



J, K = Informationseingänge
Q, $\bar{Q}$ = Ausgänge
$\bar{R}$ = Rückstelleingang
$\bar{S}$ = Stelleingang
T = Takteingang

Logisches Verhalten

Eingänge bei t_n		Ausgänge bei t_{n+1}
J	K	Q
L	L	Q_n
L	H	L
H	L	H
H	H	$\bar{Q}_n$

t_n = Zeitpunkt vor dem Taktimpuls
t_{n+1} = Zeitpunkt nach dem Taktimpuls

$J = J_1 \wedge J_2 \wedge J_3$
$K = K_1 \wedge K_2 \wedge K_3$

L-Potential an $\bar{R}$ bringt Q auf L-Signal
bei FLJ 321/325: L-Potential an $\bar{S}$ bringt Q auf H-Signal.
$\bar{R}$ und $\bar{S}$ arbeiten unabhängig von T

FLJ 361 – 74118
FLJ 365 – 84118
FLJ 371 – 74119
FLJ 375 – 84119

Bestellbezeichnungen

FLJ 361:	Q67000-J275
FLJ 365:	Q67000-J290
FLJ 371:	Q67000-J276
FLJ 375:	Q67000-J291

Sechs RS-Flipflop

Der Baustein FLJ 361/365 enthält sechs RS-Flipflop mit gemeinsamen Rückstelleingang.
Der Baustein FLJ 371/375 enthält sechs RS-Flipflop mit getrenntem Rückstelleingang.
Die Bausteine eignen sich besonders zum Speichern und Abfragen von Teilergebnissen in großen Systemen.

Statische Kenndaten
im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=800 µA	2,4	3,3		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA		0,22	0,4	V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom an $\bar{S}_1$ bis $\bar{S}_6$ und $\bar{R}_1$ bis $\bar{R}_6$	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
H-Eingangsstrom an $\bar{R}$	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			200	µA
L-Eingangsstrom an $\bar{S}_1$ bis $\bar{S}_6$ und $\bar{R}_1$ bis $\bar{R}_6$	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
L-Eingangsstrom an $\bar{R}$	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			8	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		57	mA
Speisestrom	I_S	U_S=5,25 V		30	60	mA

Schaltzeiten bei U_S=5V, T_U=25 °C

Signal-Laufzeit von $\bar{R}$ nach Q	t_{PLH}	C_L=15 pF, R_L=400 Ω		18	29	ns
von $\bar{S}$ nach Q	t_{PHL}	C_L=15 pF, R_L=400 Ω			17	ns

Logische Daten

H-Ausgangslastfaktor pro Ausgang	F_{QH}				20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor an $\bar{S}_1$ bis $\bar{S}_6$ und $\bar{R}_1$ bis $\bar{R}_6$	F_I				1	
an $\bar{R}$	F_I				5	

FLJ 361 – 74118
FLJ 365 – 84118
FLJ 371 – 74119
FLJ 375 – 84119

Anschlußanordnungen, Ansicht von oben

FLJ 361/365



FLJ 371/375



Q = Ausgänge, $\overline{S}$ = Stelleingänge, $\overline{R}$ = Rückstelleingänge

Logisches Verhalten pro Flipflop

Stell-Eingänge		Rückstelleingänge		Ausgang	
		getrennter	gemeinsamer		
$\overline{S}$ oder $\overline{S}_A$	$\overline{S}_B$	$\overline{R}$	$\overline{R}$	Q	
X	L	X	X	H	gilt nur für FLJ 371/375
H	H	L	X	L	
L	X	X	X	H	
H	H	X	L	L	
H	H	H	H	Speichern	

X = H- oder L-Signal

FLJ 381 – 74196
FLJ 385 – 84196
FLJ 391 – 74197
FLJ 395 – 84197

Bestellbezeichnungen

FLJ 381:	Q67000–J283
FLJ 385:	Q67000–J292
FLJ 391:	Q67000–J284
FLJ 395:	Q67000–J293

Dezimalzähler und 4-Bit-Binärzähler für 50 MHz mit Stell- und Rückstelleingängen

Der Baustein FLJ 381/385 ist über die Dateneingänge A, B, C, D voreinstellbar (Eingang $\overline{S}$ auf L-Signal). Er kann 3 Funktionen erfüllen:
Dezimal-Zähler: T_2 wird mit Q_A verknüpft; an T_1 liegt die Taktfrequenz.
Teiler durch Zehn: T_1 wird mit Q_D verknüpft; das Teilerverhältnis 1:10 liegt an Q_A an. Die Ausgänge Q_A, Q_D, Q_C, Q_B liefern eine biquinäre Zählfolge, die Taktfrequenz wird dabei am Eingang T_2 angelegt.
Teiler durch Zwei und Teiler durch Fünf: Eingang T_1 steuert Q_A im Teilerverhältnis 1 : 2. T_2 steuert die Ausgänge Q_D, Q_C, Q_B zur Erzielung des Teilungsverhältnisses 1 : 5. Die Teiler arbeiten getrennt, Stellen und Rückstellen erfolgt gleichzeitig.
Der Baustein FLJ 391/395 ist über die Daten-Eingänge A, B, C, D voreinstellbar (Eingang $\overline{S}$ auf L-Signal). Er kann 2 Funktionen erfüllen:
4-Bit-Binär-Zähler: T_2 wird mit Q_A verknüpft; die Taktfrequenz liegt an T_1.
3-Bit-Binär-Zähler: Q_A wird nicht verwendet; die Taktfrequenz wird an T_2 angelegt.

Statische Kenndaten
im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75		5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}				0,8	V
Eingangsklemmspannung	$-U_I$	U_S+4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=800 µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA		0,2	0,4	V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom						
an A, B, C, D, $\overline{S}$,	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
an $\overline{R}$, T_1, T_2, (FLJ 391/395)	I_{IH}				80	µA
an T_2 (FLJ 381/385)	I_{IH}				120	µA
L-Eingangsstrom						
an A, B, C, D, $\overline{S}$	$-I_{IL}$				1,6	mA
an $\overline{R}$, T_2, (FLJ 391/395)	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			3,2	mA
an T_1	$-I_{IL}$				4,8	mA
an T_2 (FLJ 381/385)	$-I_{IL}$				6,4	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		57	mA
Speisestrom	I_S	U_S=5,25 V		48	59	mA

Schaltzeiten bei U_S = 5 V, T_U = 25 °C

Maximale Zählfrequenz an T_1	f_Z		50	70		MHz
an T_2	f_Z		25			MHz
Eingangsimpulsdauer an T_1	t_P T		10			ns
an $\overline{R}$	t_P R		15			ns
an $\overline{S}$ und T_2	t_P S, T		20			ns
Vorbereitungszeit	t_V		15			ns
Haltezeit	t_H		20			ns

Signal-Laufzeiten

FLJ 381/385		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
von T_1 nach Q_A	t_{PLH}			7	12	ns
	t_{PHL}			10	15	ns
von T_2 nach Q_B	t_{PLH}			12	18	ns
	t_{PHL}			14	21	ns
von T_2 nach Q_C	t_{PLH}			24	36	ns
	t_{PHL}			28	42	ns
von T_2 nach Q_D	t_{PLH}	C_L=15 pF, R_L=400 Ω		14	21	ns
	t_{PHL}			12	18	ns
von A, B, C, D nach Q_A, Q_B, Q_C, Q_D	t_{PLH}			16	24	ns
	t_{PHL}			25	38	ns
von $\overline{S}$ zu allen Ausgängen	t_{PLH}			22	33	ns
	t_{PHL}			24	36	ns
von $\overline{R}$ zu allen Ausgängen	t_{PHL}			25	37	ns

FLJ 391/395						
von T_1 nach Q_A	t_{PLH}			7	12	ns
	t_{PHL}			10	15	ns
von T_2 nach Q_B	t_{PLH}			12	18	ns
	t_{PHL}			14	21	ns
von T_2 nach Q_C	t_{PLH}			24	36	ns
	t_{PHL}			28	42	ns
von T_2 nach Q_D	t_{PLH}	C_L=15 pF, R_L=400 Ω		36	54	ns
	t_{PHL}			42	63	ns
von A, B, C, D nach Q_A, Q_B, Q_C, Q_D	t_{PLH}			16	24	ns
	t_{PHL}			25	38	ns
von $\overline{S}$ zu allen Ausgängen	t_{PLH}			22	33	ns
	t_{PHL}			24	36	ns
von $\overline{R}$ zu allen Ausgängen	t_{PHL}			25	37	ns

Logische Daten

H-Ausgangslastfaktor pro Ausgang	F_{QH}		20
L-Ausgangslastfaktor pro Ausgang	F_{QH}		10
Eingangslastfaktor			
A, B, C, D und $\overline{S}$	F_I		1
$\overline{R}$-Eingang	F_I		2
Takt T_1	F_I		3
Takt T_2 FLJ 381/385	F_I		4
FLJ 391/395	F_I		2

FLJ 381
FLJ 385
FLJ 391
FLJ 395

Logisches Verhalten

FLJ 381/385
Dezimal-Zähler (T_2 mit Q_A verbunden)

Zählimpulse an T_1	Ausgänge Q_D	Q_C	Q_B	Q_A
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	L	H	H	L
7	L	H	H	H
8	H	L	L	L
9	H	L	L	H

FLJ 381/385
Bi-Quinär-Zähler (T_1 mit Q_D verbunden)

Zählimpulse an T_2	Ausgänge Q_A	Q_D	Q_C	Q_B
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	H	L	L	L
6	H	L	L	H
7	H	L	H	L
8	H	L	H	H
9	H	H	L	L

FLJ 391/395
Binärzähler (T_2 mit Q_A verbunden)

Zählimpulse an T_1	Ausgänge Q_D	Q_C	Q_B	Q_A
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	L	H	H	L
7	L	H	H	H
8	H	L	L	L
9	H	L	L	H
10	H	L	H	L
11	H	L	H	H
12	H	H	L	L
13	H	H	L	H
14	H	H	H	L
15	H	H	H	H



Anschlußanordnung
Ansicht von oben

L-Potential an $\bar{R}$ setzt die Q-Ausgänge auf L-Signal
L-Potential an $\bar{S}$ setzt die Q-Ausgänge auf die jeweiligen Dateneingänge
$\bar{R}$ und $\bar{S}$ arbeiten unabhängig von T

Blockschaltbild
FLJ 391/395



Blockschaltbild
FLJ 381/385



FLJ 401 – 74160	**FLJ 421** – 74162
FLJ 405 – 84160	**FLJ 425** – 84162
FLJ 411 – 74161	**FLJ 431** – 74163
FLJ 415 – 84161	**FLJ 435** – 84163

Bestellbezeichnung
nächste Seite

FLJ 401/405: Synchroner Dezimalzähler mit Stelleingängen und taktunabhängigem Rückstelleingang.
FLJ 421/425: Synchroner Dezimalzähler mit Stelleingängen und taktabhängigem Rückstelleingang.
FLJ 411/415: Synchroner 4-Bit-Binarzähler mit Stelleingängen und taktunabhängigem Rückstelleingang.
FLJ 431/435: Synchroner 4-Bit-Binärzähler mit Stelleingängen und taktabhängigem Rückstelleingang.

Die Bausteine eignen sich für schnelle synchrone Zählketten. Die Steuerung der nachfolgenden Stufen erfolgt dabei jeweils über die Verbindung Übertrag zu Freigabe.

Statische Kenndaten
im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=800 µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA		0,2	0,4	V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom an T und FE_2	I_{IH}	U_S=5,25 V,			80	µA
übrige Eingänge	I_{IH}	U_{IH}=2,4 V			40	µA
L-Eingangsstrom an T und FE_2	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			3,2	mA
übrige Eingänge	$-I_{IL}$				1,6	mA
Kurzschlußausgangsstrom	$-I_Q$	U_S=5,25 V	18		57	mA
H-Speisestrom	I_{SH}	U_S=5,25 V		59	94	mA
L-Speisestrom	I_{SL}	U_S=5,25 V		63	101	mA

Schaltzeiten bei U_S=5V, T_U=25 °C

Maximale Zählfrequenz	f_Z		25	32		MHz
Taktimpulsdauer	t_{pT}		25			ns
Rückstellimpulsdauer	t_{pR}		20			ns
Vorbereitungszeit	t_V		20			ns
Haltezeit	t_H		0			ns
Signal-Laufzeit						
von T nach Ü	t_{PLH}			23	35	ns
	t_{PHL}			23	35	ns
von T nach Q bei $\overline{S}$=H	t_{PLH}	C_L=15 pF, R_L=400 Ω		13	20	ns
	t_{PHL}			15	23	ns
von T nach Q bei $\overline{S}$=L	t_{PLH}			17	25	ns
	t_{PHL}			19	29	ns
von FE_2 nach Ü	t_{PLH}			10	14	ns
	t_{PHL}			10	14	ns
von $\overline{R}$ nach Q	t_{PHL}			20	30	ns

Bestellbezeichnungen

FLJ 401: Q67000-J277	FLJ 421: Q67000-J278
FLJ 405: Q67000-J294	FLJ 425: Q67000-J296
FLJ 411: Q67000-J273	FLJ 431: Q67000-J279
FLJ 415: Q67000-J295	FLJ 435: Q67000-J297



Anschlußanordnung
Ansicht von oben

Logisches Verhalten		obere Grenze A
H-Ausgangslastfaktor pro Ausgang	F_{QH}	20
L-Ausgangslastfaktor pro Ausgang	F_{QL}	10
Eingangslastfaktor T oder FE_2	F_I	2
übrige Eingänge	F_I	1

Blockschaltbild

FLJ 401/405
FLJ 421/425 (synchrone Rückstellung wie bei FLJ 411/415 gezeigt)



FLJ 401
FLJ 405
FLJ 421
FLJ 425

Impulsdiagramm der Rückstell-, Stell-, Zähl- und Sperr-Bedingungen
Folgendes Beispiel wird nachstehend aufgezeigt:
Rückstellen der Ausgänge auf Null;
Stellen der Ausgänge nach den Eingangs-Bedingungen, hier auf Sieben;
Zählen 8, 9, 0, 1, 2 mit Übertragsimpuls
Sperren



Blockschaltbild

FLJ 411/415 (asynchrone Rückstellung wie bei FLJ 401/405 gezeigt)
FLJ 431/435



FLJ 411
FLJ 415
FLJ 431
FLJ 435

Impulsdiagramm der Rückstell-, Stell-, Zähl- und Sperr-Bedingungen
Folgendes Beispiel wird nachstehend aufgezeigt:
Rückstellen der Ausgänge auf Null;
Stellen der Ausgänge nach den Eingangs-Bedingungen, hier binär Zwölf;
Zählen 13, 14, 15, 0, 1 mit Übertrags-Impuls;
Sperren.

Impulsdiagramm



Bestellbezeichnungen

FLJ 441: Q67000-J280
FLJ 445: Q67000-J298

FLJ 441 – 74164
FLJ 445 – 84164

8-Bit-Schieberegister mit Parallelausgabe

Der Baustein FLJ 441/445 nimmt über die Serien-Eingänge A und B Daten auf und schiebt sie während der positiven Taktflanke durch das Register. Die Information liegt parallel an den Ausgängen Q_A bis Q_H an.
Das Schieberegister eignet sich zum Speichern und Registrieren von Daten, Parallel-Serien-Umsetzung bis zu einer Taktfrequenz von 36 MHz.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=400 µA	2,4	3,2		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=8 mA		0,2	0,4	V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	9		27,5	mA
Speisestrom T=L	I_{SL}	U_S=5,25 V		30		mA
T=H	I_{SH}	U_S=5,25 V		37	54	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Maximale Taktfrequenz	f_Z	C_L=15 pF, R_L=800 Ω	25	36		MHz
Taktimpulsdauer	t_{pT}		20			ns
Vorbereitungszeit	t_V		15			ns
Haltezeit	t_H		0			ns
Signal-Laufzeit						
von $\overline{R}$ nach Q	t_{PHL}	C_L=15 pF, R_L=800 Ω		24	36	ns
	t_{PHL}	C_L=50 pF, R_L=800 Ω		28	42	ns
von T nach Q	t_{PLH}	C_L=15 pF, R_L=800 Ω	8	17	27	ns
	t_{PLH}	C_L=50 pF, R_L=800 Ω	10	20	30	ns
von T nach Q	t_{PHL}	C_L=15 pF, R_L=800 Ω	10	21	32	ns
	t_{PHL}	C_L=50 pF, R_L=800 Ω	10	25	37	ns

Logische Daten

H-Ausgangslastfaktor pro Ausgang	F_{QH}		10
L-Ausgangslastfaktor pro Ausgang	F_{QL}		5
Eingangslastfaktor pro Eingang	F_I		5

FLJ 441
FLJ 445



Anschlußordnung
Ansicht von oben

Logisches Verhalten

Serien-Eingänge bei t_n		Ausgang bei t_{n+1}
A	B	Q_A
H	H	H
L	H	L
H	L	L
L	L	L

t_n = Zeitpunkt vor dem Taktimpuls
t_{n+1} = Zeitpunkt nach dem Taktimpuls

Blockschaltbild



Impulsdiagramm der Rückstell-, Stell- und Schiebebedingungen



FLJ 451 – 74165
FLJ 455 – 84165

Bestellbezeichnungen

FLJ 451: Q67000–J281
FLJ 455: Q67000–J299

8-Bit-Schieberegister mit Paralleleingabe

Der Baustein FLJ 451/455 ist ein 8-Bit-Schieberegister, das abhängig vom Stell-Eingang $\overline{S}$ Daten parallel (bei L-Signal, taktunabhängig) über die Daten-Eingänge A bis H oder seriell (bei H-Signal, taktabhängig) über den Serien-Eingang J aufnimmt und am Ausgang Q_H seriell abgibt. H-Signal am Freigabe-Eingang FE sperrt den Takt T.
Die Funktion des Schieberegisters wird im Impulsdiagramm aufgezeigt.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=800 µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA		0,2	0,4	V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom an $\overline{S}$	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			80	µA
übrige Eingänge	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
L-Eingangsstrom an $\overline{S}$	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			3,2	mA
übrige Eingänge	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		55	mA
Speisestrom	I_S	U_S=5,25 V		42	63	mA
Schaltzeiten bei U_S=5 V, T_U=25 °C						
Maximale Zählfrequenz	f_Z	C_L=15 pF, R_L=400 Ω	20	26		MHz
Taktimpulsdauer	t_{pT}		25			ns
Stellimpulsdauer	t_{pS}		15			ns
Vorbereitungszeit						
an FE	t_V		30			ns
an A bis H	t_V		10			ns
an $\overline{SE}$	t_V		20			ns
an $\overline{S}$	t_V		45			ns
Haltezeit	t_H		0			ns
Signal-Laufzeit						
von $\overline{S}$ nach allen Ausgängen	t_{PLH}			21	31	ns
	t_{PHL}			27	40	ns
von T nach allen Ausgängen	t_{PLH}	C_L=15 pF, R_L=400 Ω		16	24	ns
	t_{PHL}	C_L=15 pF, R_L=400 Ω		21	31	ns
von H nach Ausgang Q_H	t_{PLH}			11	17	ns
	t_{PHL}			24	36	ns
Logische Daten						
H-Ausgangslastfaktor pro Ausgang	F_{QH}				20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor an $\overline{S}$	F_I				2	
übrige Eingänge	F_I				1	



Anschlußanordnung
Ansicht von oben

Blockschaltbild



Impulsdiagramm der Stell-, Sperr-, und Schiebebedingungen



Bestellbezeichnung

FLJ 471: Q67000-J308

FLJ 471 – 74167

Programmierbarer Dezimalfrequenzteiler

Der Baustein FLJ 471 ist ein Zähler, dessen Teilungsverhältnis $f_Q : f_I$ dezimal über die Eingänge A, B, C, D wie folgt vorgewählt werden kann:

$f_Q = f_I \cdot \frac{M}{10}$, wobei $M = D \cdot 2^3 + C \cdot 2^2 + B \cdot 2^1 + A \cdot 2^0$ von dezimal 0 bis 9

Die Taktfrequenz liegt bei typisch 32 MHz. L-Signal am Freigabeeingang FE gibt den Teiler frei. H-Signal am Strobeeingang sperrt den Zählerausgang $\overline{Q}$. H-Signal am Eingang S_9 setzt den Teiler in den Zustand dezimal 9.
Bei Erweiterung zu einem mehrstufigen Synchronzähler wird der Freigabeausgang FA der 1. Stufe mit dem Freigabeeingang FE und dem Strobeeingang der 2. Stufe verbunden. Die Ausgänge $\overline{Q}$ werden jeweils mit den Erweiterungseingängen verbunden. Die resultierende Frequenz f_Q liegt am Ausgang Q der letzten Stufe.
Der Baustein ist anwendbar für Rechenoperationen, Division, Analog-Digital- oder Digital-Analog-Umwandlung.

Statische Kenndaten im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze A	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	$U_S = 4{,}75$ V	2,0			V
L-Eingangsspannung	U_{IL}	$U_S = 4{,}75$ V			0,8	V
Eingangsklemmspannung	$-U_I$	$U_S = 4{,}75$ V, $-I_I = 12$ mA			1,5	V
H-Ausgangsspannung	U_{QH}	$U_S = 4{,}75$ V, $-I_{QH} = 400\ \mu$A	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	$U_S = 4{,}75$ V, $I_{QL} = 16$ mA		0,2	0,4	V
Eingangsstrom pro Eingang	I_I	$U_S = 5{,}25$ V, $U_I = 5{,}5$ V			1	mA
H-Eingangsstrom an T	I_{IH}	$U_S = 5{,}25$ V, $U_{IH} = 2{,}4$ V			80	µA
übrige Eingänge	I_{IH}				40	µA
L-Eingangsstrom an T	$-I_{IL}$	$U_S = 5{,}25$ V, $U_{IL} = 0{,}4$ V			3,2	mA
übrige Eingänge	$-I_{IL}$				1,6	mA
Kurzschlußausgangsstrom	$-I_Q$	$U_S = 5{,}25$ V	18		55	mA
H-Speisestrom	I_{SH}	$U_S = 5{,}25$ V		43		mA
L-Speisestrom	I_{SL}	$U_S = 5{,}25$ V		65	99	mA

Schaltzeiten bei $U_S = 5{,}0$ V, $T_U = 25$ °C

Taktimpulsdauer	t_{pT}		20			ns
Vorbereitungszeit	t_V		25			ns
Haltezeit	t_H		0			ns
Maximale Zählfrequenz	f_Z		25	32		MHz
Signal-Laufzeit						
von T nach Q	t_{PLH}	$C_L = 15$ pF, $R_L = 400\ \Omega$		26	39	ns
	t_{PHL}			20	30	ns
von Strobe nach Q	t_{PLH}			19	30	ns
	t_{PHL}			22	33	ns

Logisches Verhalten

Ausgangslastfaktor pro Ausg.	F_Q				10	
Eingangslastfaktor an T	F_I				2	
übrige Eingänge	F_I				1	

FLJ 471



Anschlußanordnung
Ansicht von oben

Logisches Verhalten

Eingänge									Ausgänge		
									Log. Zustand bzw. Impuls-Zahl		
Rückstell-Eingang R	Freigabe FE	Strobe	D	C	B	A	Anzahl der Takt-Impulse	Erweiterungs-Eingang	Q	$\bar{Q}$	FA
H	X	H	X	X	X	X	X	H	L	H	H
L	L	L	L	L	L	L	10	H	L	H	1
L	L	L	L	L	L	H	10	H	1	1	1
L	L	L	L	L	H	L	10	H	2	2	1
L	L	L	L	L	H	H	10	H	3	3	1
L	L	L	L	H	L	L	10	H	4	4	1
L	L	L	L	H	L	H	10	H	5	5	1
L	L	L	L	H	H	L	10	H	6	6	1
L	L	L	L	H	H	H	10	H	7	7	1
L	L	L	H	L	L	L	10	H	8	8	1
L	L	L	H	L	L	H	10	H	9	9	1
L	L	L	H	L	H	L	10	H	8	8	1
L	L	L	H	L	H	H	10	H	9	9	1
L	L	L	H	H	L	L	10	H	8	8	1
L	L	L	H	H	L	H	10	H	9	9	1
L	L	L	H	H	H	L	10	H	8	8	1
L	L	L	H	H	H	H	10	H	9	9	1
L	L	L	H	L	L	H	10	L	H	9	1

X=H- oder L-Signal

Blockschaltbild



FLJ 481 – 4932
FLJ 485 – 49832

Bestellbezeichnungen

FLJ 481: Q67000-J72
FLJ 485: Q67000-J152

Zwei 8-Bit-Schieberegister

Der Baustein enthält zwei unabhängige 8-Bit-Schieberegister, die bis zu einer Taktfrequenz von typ. 18 MHz arbeiten. An der positiven Flanke des Taktimpulses wird die Information zum Ausgang geschoben. Dadurch eignet sich dieses Schieberegister in Schaltungen mit flankengesteuerten Bausteinen wie FLJ 101/105 und FLJ 141/145.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=400 µA	2,4	3,5		V
L-Ausgangsspannung an Q_2 und $\overline{Q}_2$	U_{QL}	U_S=4,75 V, I_{QL}=16 mA		0,22	0,4	V
an Q_1	U_{QL}	U_S=4,75 V, I_{QL}=8 mA		0,22	0,4	V
Statische Störsicherheit	U_{st}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		57	mA
Speisestrom	I_S	U_S=5,25 V		70	116	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C						
Haltezeit	t_H		0			ns
Vorbereitungszeit	t_V		25			ns
Taktfrequenz	f_T		10	18		MHz
Signal-Laufzeit	t_{PHL}	C_L=15 pF, R_L=400 Ω		27	40	ns
von T nach Q	t_{PLH}			24	40	ns

Logische Daten					
Ausgangslastfaktor an Q_2 und $\overline{Q}_2$	F_Q			10	
Ausgangslastfaktor an Q_1	F_Q			5	
Eingangslastfaktor pro Eing.	F_1			1	



Anschlußanordnung
Ansicht von oben

A = Eingang
Q, $\bar{Q}$=Ausgänge
T=Takteingang

Impulsdiagramm bei Verwendung als 16-Bit-Serienschieberegister:
dabei Takt-Eingänge T_1 und T_2 parallel; Eingang A_2 mit Ausgang Q_1 verbunden



FLJ 491 – 49702
FLJ 495 – 49802

Bestellbezeichnungen

FLJ 491: Q67000-H259
FLJ 495: Q67000-J151

Vier D-Flipflop

Der Baustein FLJ 491/495 hat einen gemeinsamen taktunabhängigen Rückstelleingang. Die Weiterleitung einer Information am D-Eingang zum Q-Ausgang erfolgt während der positiven Taktflanke, sobald der Schwellwert des Eingangstransistors erreicht ist. Anschließend ist der D-Eingang wieder gesperrt.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
H-Ausgangsspannung	U_{QH}	U_S=4,75V, $-I_{QH}$=400µA	2,4	3,5		V
L-Ausgangsspannung	U_{QL}	U_S=4,75V, I_{QL}=16mA		0,22	0,4	V
Statische Störsicherheit	U_{SS}		0,4	1,0		V
Eingangsstrom pro Eingang _	I_I	U_S=5,25V, U_I=5,5V			1	mA
H-Eingangsstrom an T oder $\overline{R}$	I_{IH}	U_S=5,25V, U_{IH}=2,4V			320	µA
an D	I_{IH}				40	µA
L-Eingangsstrom an T oder $\overline{R}$	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V			12,8	mA
an D	$-I_{IL}$				1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25V	18		57	mA
Speisestrom	I_S	U_S=5,25V		34	60	mA

Schaltzeiten bei U_S=5V, T_U=25°C						
Haltezeit	t_H			2	5	ns
Vorbereitungszeit	t_V			15	20	ns
Taktfrequenz	f_T	C_L=15pF	15	25		MHz
Signal-Laufzeit von $\overline{R}$ nach Q	t_{PHL}	R_L=400Ω			40	ns
	t_{PLH}				25	ns
von T nach Q	t_{PHL}		10	20	40	ns
	t_{PLH}		10	14	25	ns

Logische Daten						
Ausgangslastfaktor pro Ausgang	F_Q				10	
Eingangslastfaktor an T oder $\overline{R}$	F_I				8	
Eingangslastfaktor an D	F_I				1	

FLJ 491
FLJ 495



Anschlußanordnung, Ansicht von oben

D = Dateneingang
Q,$\bar{Q}$ = Ausgänge
$\bar{R}$ = Rückstelleingang
T = Takteingang

Blockschaltbild (pro Flipflop)



Logisches Verhalten (jedes Flipflop)

Eingang bei t_n	Ausgänge bei t_{n+1}	
D	Q	$\bar{Q}$
L	L	H
H	H	L

t_n = Zeitpunkt vor dem Taktimpuls
t_{n+1} = Zeitpunkt nach dem Taktimpuls

L-Potential an $\bar{R}$ bringt Q auf L-Signal. $\bar{R}$ arbeitet unabhängig vom Takt

FLJ 501 – 49704
FLJ 505 – 49804
FLJ 511 – 49705
FLJ 515 – 49805

Bestellbezeichnungen

FLJ 501:	Q67000-J371
FLJ 505:	Q67000-J372
FLJ 511:	Q67000-J373
FLJ 515:	Q67000-J374

FLJ 501/505: Zwei 4-Bit-Binärzähler für 50 MHz
FLJ 511/515: Zwei Dezimalzähler für 50 MHz

Durch Zusammenschalten der Einzelzähler können hohe Teilungsverhältnisse (z. B. 256 bzw. 100) erreicht werden. Die Schaltungen der Zähler entsprechen den Bausteinen FLJ 381/385 und FLJ 391/395.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75		5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
H-Ausgangsspannung	U_{QH}	U_S=4,75V, $-I_{QH}$=800µA	2,4			V
L-Ausgangsspannung	U_{QL}	U_S=4,75V, I_{QL}=16mA			0,4	V
Eingangsstrom pro Eingang	I_I	U_S=5,25V, U_I=5,5V			1	mA
H-Eingangsstrom						
an $\overline{R}$, T_1, T_2, bei FLJ 501/505	I_{IH}	U_S=5,25V, U_{IH}=2,4V			80	µA
an T_2 bei FLJ 511/515	I_{IH}	U_S=5,25V, U_{IH}=2,4V			120	µA
L-Eingangsstrom						
an $\overline{R}$, T_2 bei FLJ 501/505	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V			3,2	mA
an T_1	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V			4,8	mA
an T_2 bei FLJ 511/515	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V			6,4	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25V	18		57	mA
Speisestrom	I_S	U_S=5,25V		96	118	mA

Schaltzeiten bei U_S=5V, T_U=25°C

Maximale Zählfrequenz an T_1	f_Z		50	70		MHz
an T_2	f_Z		25			MHz
Eingangsimpulsdauer an T_1	t_e		10			ns
an $\overline{R}$	t_e	C_L=15pF	15			ns
an T_2	t_e	R_L=400Ω	20			ns
Vorbereitungszeit	t_V		15			ns
Haltezeit	t_H		20			ns

Logische Daten

H-Ausgangslastfaktor pro Ausgang	F_{QH}		20
L-Ausgangslastfaktor pro Ausgang	F_{QL}		10
Eingangslastfaktor			
an $\overline{R}$	F_I		2
an T_1	F_I		3
an T_2 bei FLJ 501/505	F_I		2
FLJ 511/515	F_I		4

FLJ 501 – 49704
FLJ 505 – 49804
FLJ 511 – 49705
FLJ 515 – 49805

Logisches Verhalten

FLJ 511/515
Dezimalzähler BCD-Code pro Zähler
($1Q_A$ mit $1T_2$ verbunden)

Zählimpulse an $1T_1$ oder $2T_1$	Ausgänge Q_D	Q_C	Q_B	Q_A
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	L	H	H	L
7	L	H	H	H
8	H	L	L	L
9	H	L	L	H

FLJ 511/515
Biquinär-Zähler nur bei Zähler 1.
($1Q_D$ mit $1T_1$ verbunden)

Zählimpulse an $1T_1$	Ausgänge Q_D	Q_C	Q_B	Q_A
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	H	L	L	H
7	H	L	H	L
8	H	L	H	H
9	H	H	L	L

FLJ 501/505
Binärzähler pro Zähler
($1Q_A$ mit $1T_2$ verbunden)

Zählimpulse an $1T_1$ oder $2T_1$	Ausgänge Q_D	Q_C	Q_B	Q_A
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	L	H	H	L
7	L	H	H	H
8	H	L	L	L
9	H	L	L	H
10	H	L	H	L
11	H	L	H	H
12	H	H	L	L
13	H	H	L	H
14	H	H	H	L
15	H	H	H	H

L-Potential am Rückstell-Ausgang $\overline{R}$ setzt alle Ausgänge auf L-Signal unabhängig vom Takt.



Anschlußanordnung
Ansicht von oben

Q = Ausgänge
$\overline{R}$ = Rückstelleingänge
T = Takteingänge

FLJ 531 – 74174
FLJ 535 – 84174
FLJ 541 – 74175
FLJ 545 – 84175

Bestellbezeichnungen

FLJ 531:	Q67000-J377
FLJ 535:	Q67000-J378
FLJ 541:	Q67000-J379
FLJ 545:	Q67000-J380

D-Flipflops

FLJ 531/535: Sechs D-Flipflop mit gemeinsamem Rückstell-Eingang.
FLJ 541/545: Vier D-Flipflop mit gemeinsamem Rückstell-Eingang.
Die Bausteine eignen sich besonders als Speicher- und Schiebe-Register oder als schnelle Zwischenspeicher.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ.	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=800 µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA		0,2	0,4	V
Statische Störsicherheit	U_{SS}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		57	mA
Speisestrom FLJ 531/535	I_S	U_S=5,25 V		45	65	mA
FLJ 541/545	I_S	U_S=5,25 V		30	45	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Haltezeit	t_H		5			ns
Vorbereitungszeit an $\overline{R}$	t_V		25			ns
an T	t_V		20			ns
Taktfrequenz	f_T		25	35		MHz
Signal-Laufzeit von $\overline{R}$ nach Q	t_{PHL}		23		35	ns
	t_{PLH}		16		25	ns
von T nach Q	t_{PHL}		21		30	ns
	t_{PLH}		20		30	ns

Logische Daten

H-Ausgangslastfaktor pro Ausgang	F_{QH}				20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor pro Eingang	F_I				1	

Anschlußanordnungen, Ansicht von oben

~~FLJ 531/535~~ FLJ 541



FLJ 531

~~FLJ 541/545~~



Blockschaltbilder

FLJ 541/545



FLJ 531/535



Logisches Verhalten

Eingang bei t_n	Ausgänge bei t_{n+1}	
D	Q	$\bar{Q}$
H	H	L
L	L	H

t_n =Zeitpunkt vor dem Taktimpuls
t_{n+1} =Zeitpunkt nach dem Taktimpuls

L-Potential an $\bar{R}$ legt Ausgänge Q auf L-Signal.
$\bar{R}$ arbeitet unabhängig von T.

FLJ 551 – 74194
FLJ 555 – 84194

Bestellbezeichnungen

FLJ 551: Q67000-J381
FLJ 555: Q67000-J382

Synchrones 4-Bit-Parallelschieberegister mit umkehrbarer Schieberichtung

Der Baustein FLJ 551/555 ist ein 4-Bit-Schieberegister für umkehrbare Schieberichtung mit serieller oder paralleler Dateneingabe und -ausgabe, taktunabhängigem Rückstelleingang und Taktverriegelung. Die Information wird während der positiven Taktflanke weitergeleitet. Die Funktionen des Schieberegisters werden im Impulsdiagramm aufgezeigt. Das Schieberegister ist geeignet zum Speichern und Registrieren von Daten, zur Serien-Parallel-, Parallel-Serien-Umsetzung bis zu einer Taktfrequenz von 35 MHz.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75V, $-I_{QH}$=800µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75V, I_{QL}=16mA		0,2	0,4	V
Eingangsstrom pro Eingang	I_I	U_S=5,25V, U_I=5,5V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25V, U_{IH}=2,4V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25V	18		57	mA
Speisestrom	I_S	U_S=5,25V		39	63	mA
Schaltzeiten bei U_S=5V, T_U=25°C						
Maximale Zählfrequenz	f_Z		25	36		MHz
Vorbereitungszeit	t_V		30			ns
Haltezeit	t_H		0			ns
Signal-Laufzeit von $\overline{R}$ nach Q	t_{PHL}	C_L=15pF, R_L=400Ω		19	30	ns
von T nach Q	t_{PLH}	C_L=15pF, R_L=400Ω	7	14	22	ns
	t_{PHL}	C_L=15pF, R_L=400Ω	7	17	26	ns
Logische Daten						
H-Ausgangslastfaktor pro Ausgang	F_{QH}				20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor pro Eingang	F_I				1	

FLJ 551
FLJ 555



Anschlußanordnung
Ansicht von oben

Blockschaltbild



Logisches Verhalten

Stelleingänge S_1	Stelleingänge S_0	Verhalten des Schieberegisters
L	L	Takt wird gesperrt
L	N	Schiebebetrieb rechts über SE_r
H	L	Schiebebetrieb links über SE_l
H	H	Daten-Eingabe parallel über Eingänge A bis D

FLJ 551
FLJ 555

Impulsdiagramm



Bestellbezeichnungen

FLJ 561: Q67000-J383
FLJ 565: Q67000-J384

FLJ 561 - ~~74295~~ 74155
FLJ 565 - ~~84295~~ 84155

Synchrones 4-Bit-Parallelschieberegister

Der Baustein FLJ 561/565 ist ein 4-Bit-Schieberegister mit serieller oder paralleler Dateneingabe und -ausgabe und taktunabhängigem Rückstelleingang. Die Information wird während der positiven Taktflanke weitergeleitet. Die Funktionen des Schieberegisters werden im Impulsdiagramm aufgezeigt.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ.	obere Grenze A	Einheit
Speisespannung	U_S		4,74	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=800 µA	2,4	3,5		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA		0,2	0,4	V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom pro Eing.	I_{IH}	U_S=5,25 V, U_I=2,4 V			40	µA
L-Eingangsstrom pro Eing.	$-I_{IL}$	U_S=5,25 V, U_I=0,4 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		57	mA
Speisestrom	I_S	U_S=5,25 V		39	63	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C						
Maximale Zählfrequenz	f_Z		30	39		MHz
Vorbereitungszeit	t_V		25			ns
Haltezeit	t_H		0			ns
Signal-Laufzeit						
von $\overline{R}$ nach Q	t_{PHL}	C_L=15 pF, R_L=400 Ω		19	30	ns
von T nach Q	t_{PLH}		6	14	22	ns
	t_{PHL}		7	17	26	ns

Logische Daten						
H-Ausgangslastfaktor pro Ausgang	F_{QH}				20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor pro Eing.	F_I				1	

FLJ 561
FLJ 565



Anschlußanordnung
Ansicht von oben

Blockschaltbild



Logisches Verhalten bei serieller Eingabe $\bar{S}$=H

Eingänge bei t_n		Ausgänge bei t_{n+1}				
J	$\bar{K}$	Q_A	Q_B	Q_C	Q_D	$\bar{Q}_D$
L	H	Q_{An}	Q_{An}	Q_{Bn}	Q_{Cn}	$\bar{Q}_{Cn}$
L	L	L	Q_{An}	Q_{Bn}	Q_{Cn}	$\bar{Q}_{Cn}$
H	H	H	Q_{An}	Q_{Bn}	Q_{Cn}	$\bar{Q}_{Cn}$
H	L	$\bar{Q}_{An}$	Q_{An}	Q_{Bn}	Q_{Cn}	$\bar{Q}_{Cn}$

t_n = Zeitpunkt vor dem Taktimpuls
t_{n+1} = Zeitpunkt nach dem Taktimpuls

Impulsdiagramm



74109
84109

Bestellbezeichnungen
Q67000-J431
Q67000-J514

Zwei JK-Flipflop mit Stell- und Rückstelleingängen

Die Eingangsinformation wird bei Übergang des Taktimpulses von L auf H (positive Flanke) an die Ausgänge übertragen.

Statische Kenndaten
im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ.	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75V, $-I_{QH}$=800 µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75V, I_{QL}=16mA		0,2	0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25V, U_I=5,5V			1	mA
H-Eingangsstrom an J oder $\overline{K}$	I_{IH}	U_S=5,25V, U_{IH}=2,4V			40	µA
an T oder $\overline{S}$	I_{IH}				80	µA
an $\overline{R}$	I_{IH}				160	µA
L-Eingangsstrom an J oder $\overline{K}$	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V			1,6	mA
an T oder $\overline{S}$	$-I_{IL}$				3,2	mA
an $\overline{R}$	$-I_{IL}$				4,8	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25V	30		85	mA
Speisestrom	I_S	U_S=5,25V			30	mA

Schaltzeiten bei U_S=5V, T_U=25 °C

Haltezeit	t_H		6			ns
Vorbereitungszeit	t_V		10			ns
Taktfrequenz	f_T		25	33		MHz
Signal-Laufzeit						
von T nach Q oder $\overline{Q}$	t_{PHL}	C_L=15pF, R_L=400Ω	9	18	28	ns
	t_{PLH}		4	10	16	ns
von $\overline{S}$ nach $\overline{Q}$	t_{PHL}			23	35	ns
von $\overline{S}$ nach Q	t_{PLH}			10	15	ns
von $\overline{R}$ nach $\overline{Q}$	t_{PLH}			10	15	ns
von $\overline{R}$ nach Q	t_{PHL}			17	25	ns

Logische Daten

H-Ausgangslastfaktor pro Ausgang	F_{QH}		20
L-Ausgangslastfaktor pro Ausgang	F_{QL}		10
Eingangslastfaktor an J oder $\overline{K}$	F_I		1
an T oder $\overline{S}$	F_I		2
H-Eingangslastfaktor an $\overline{R}$	F_{IH}		4
L-Eingangslastfaktor an $\overline{R}$	F_{IL}		3



Anschlußanordnung
Ansicht von oben

Q, $\bar{Q}$ = Ausgänge
$\bar{R}$ = Rückstelleingang
$\bar{S}$ = Stelleingang
T = Takteingang

Blockschaltbild (ein Flipflop)



Logisches Verhalten

Eingänge bei t_n		Ausgang bei t_{n+1}
J	$\bar{K}$	Q
L	H	Q_n
L	L	L
H	H	H
H	L	$\bar{Q}_n$

t_n = Zeitpunkt vor dem Taktimpuls
t_{n+1} = Zeitpunkt nach dem Taktimpuls

L-Potential an $\bar{S}$ setzt Q auf H-Signal
L-Potential an $\bar{R}$ setzt Q auf L-Signal
$\bar{S}$ und $\bar{R}$ arbeiten taktunabhängig

74173
84173

Bestellbezeichnungen
Q67000-J433
Q67000-J518

Vier D-Flipflop mit 3 Ausgangszuständen

Paralleleingabe erfolgt über die Dateneingänge D_1, D_2, D_3, D_4 und Parallelausgabe über die Datenausgänge Q_1, Q_2, Q_3, Q_4, abhängig von den taktabhängigen Freigabeeingängen FE_1 und FE_2 und dem taktunabhängigen Rückstelleingang $\overline{R}$.
Bei H-Potential an einem Kontrolleingang $\overline{C}_1$ und $\overline{C}_2$ werden die Ausgänge Q hochohmig gesperrt.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75V, $-I_{QH}$=5,2mA	2,4			V
L-Ausgangsspannung	U_{QL}	U_S=4,75V, I_{QL}=16mA			0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
Eingangsstrom pro Eingang		U_S=5,25V, U_I=5,5V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25V, U_{IH}=2,4V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V			1,6	mA
X-Ausgangsstrom	I_{QX}	U_{QH}=2,4V, U_S=4,75V			40	µA
pro Ausgang (hochohmig)	$-I_{QX}$	U_{QL}=0,4V			40	µA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25V	30		70	mA
Speisestrom	I_S	U_S=5,25V		50	72	mA

Schaltzeiten bei U_S=5V, T_U=25 °C						
Taktfrequenz	f_T		0		25	MHz
Taktimpulsdauer oder Rückstellimpulsdauer	t_{pTR}		20			ns
Vorbereitungszeit Freigabe	t_V		17			ns
Daten-Eingänge	t_V		10			ns
Rückstellen	t_V		10			ns
Haltezeit Freigabe	t_H		10			ns
Daten-Eingänge	t_H		10			ns

Logisches Verhalten

Kontroll-eingänge		Rückstell-eingang	Takt	Freigabe-eingänge		Daten-eingang	Ausgang
$\overline{C}_1$	$\overline{C}_2$	R	T	FE_1	FE_2	D	Q
L	L	H	X	X	X	X	L
L	L	L	L	X	X	X	Q_o
L	L	L	⌐	H	X	X	Q_o
L	L	L	⌐	X	H	X	Q_o
L	L	L	⌐	L	L	L	L
L	L	L	⌐	L	L	H	H
H	X	X	X	X	X	X	hochohmig
X	H	X	X	X	X	X	hochohmig

X = H- oder L-Signal
⌐ = positiver Takt-Flankenwechsel
Q_o = Ausgangszustand bleibt erhalten

Schaltzeiten, Fortsetzung

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Signal-Laufzeit von R nach Q	t_{PHL}	C_L=50 pF, R_L=400Ω		18	27	ns
von T nach Q	t_{PLH}			28	43	ns
	t_{PLH}			19	31	ns
Signal-Freigabe-Zeit für H-Signal	t_{PXH}		7	16	30	ns
für L-Signal	t_{PXL}		7	21	30	ns
Signal-Sperr-Zeit bei H-Signal	t_{PXH}	C_L=5 pF	3	5	14	ns
bei L-Signal	t_{PXL}		3	11	20	ns

Logische Daten

H-Ausgangslastfaktor pro Ausgang	F_{OH}				130	
L-Ausgangslastfaktor pro Ausgang	F_{OL}				10	
Eingangslastfaktor pro Eingang	F_I				1	

74173
84173



Anschlußanordnung
Ansicht von oben



Bestellbezeichnungen

Q67000-J434
Q67000-J435
Q67000-J480
Q67000-J481

74176
74177
84176
84177

Dezimalzähler und 4-Bit-Binärzähler für 35 MHz mit Stell- und Rückstelleingängen

Der Baustein 74176/84176 ist über die Dateneingänge A, B, C, D voreinstellbar (Eingang $\overline{S}$ auf L-Signal). Er kann 3 Funktionen erfüllen:
Dezimal-Zähler: T_2 wird mit Q_A verknüpft; an T_1 liegt die Taktfrequenz.
Teiler durch Zehn: T_1 wird mit Q_D verknüpft; das Teilerverhältnis 1:10 liegt an Q_A an. Die Ausgänge Q_A, Q_D, Q_C, Q_B liefern eine biquinäre Zählfolge, die Taktfrequenz wird dabei am Eingang T_2 angelegt.
Teiler durch Zwei und Teiler durch Fünf: Eingang T_1 steuert Q_A im Teilerverhältnis 1:2. T_2 steuert die Ausgänge Q_D, Q_C, Q_C zur Erzielung des Teilungsverhältnisses 1:5. Die Teiler arbeiten getrennt, Stellen und Rückstellen erfolgt gleichzeitig.
Der Baustein 74177/84177 ist über die Daten-Eingänge A, B, C, D voreinstellbar (Eingang $\overline{S}$ auf L-Signal). Er kann 2 Funktionen erfüllen:
4-Bit-Binär-Zähler: T_2 wird verknüpft mit Q_A; die Taktfrequenz wird an T_1 angelegt.
3-Bit-Binär-Zähler: Q_A wird nicht verwendet; die Taktfrequenz wird an T_2 angelegt.

Statische Kenndaten
im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75		5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=800 µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA		0,2	0,4	V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom						
an A, B, C, D, $\overline{S}$	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
an $\overline{R}$, T_1, T_2, bei 74177/84177	I_{IH}				80	µA
an T_2 bei 74176/84176	I_{IH}				120	µA
L-Eingangsstrom						
an A, B, C, D, $\overline{S}$	$-I_{IL}$				1,6	mA
an $\overline{R}$, T_2 bei 74177/84177	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			3,2	mA
an T_1, T_2 bei 74176/84176	$-I_{IL}$				4,8	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		57	mA
Speisestrom	I_S	U_S=5,25 V		30	48	mA

Schaltzeiten bei U_S=5V, T_U=25 °C

Maximale Zählfrequenz	an T_1	f_Z	35	50		MHz
	an T_2	f_Z	17,5			MHz
Eingangsimpulsdauer	an T_1	t_p	14			ns
an $\overline{R}$		t_p	20			ns
an $\overline{S}$ und T_2		t_p	28			ns
Vorbereitungszeit		t_V	20			ns
Haltezeit		t_H	25			ns

Signal-Laufzeiten		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
74176/84176						
von T_1 nach Q_A	t_{PLH}			8	13	ns
	t_{PHL}			11	17	ns
von T_2 nach Q_B	t_{PLH}			11	17	ns
	t_{PHL}			17	26	ns
von T_2 nach Q_C	t_{PLH}			27	41	ns
	t_{PHL}			34	51	ns
von T_2 nach Q_D	t_{PLH}	C_L=15 pF, R_L=400 Ω		13	20	ns
	t_{PHL}			17	26	ns
von A, B, C, D nach Q_A, Q_B, Q_C, Q_D	t_{PLH}			19	29	ns
	t_{PHL}			31	46	ns
von $\overline{S}$ zu allen Ausgängen	t_{PLH}			29	43	ns
	t_{PHL}			32	48	ns
von $\overline{R}$ zu allen Ausgängen	t_{PHL}			32	48	ns
74177/84177						
von T_1 nach Q_A	t_{PLH}			8	13	ns
	t_{PHL}			11	17	ns
von T_2 nach Q_B	t_{PLH}			11	17	ns
	t_{PHL}			17	26	ns
von T_2 nach Q_C	t_{PLH}			27	41	ns
	t_{PHL}			34	51	ns
von T_2 nach Q_D	t_{PLH}	C_L=15 pF, R_L=400 Ω		44	66	ns
	t_{PHL}			50	75	ns
von A, B, C, D nach Q_A, Q_B, Q_C, Q_D	t_{PLH}			19	29	ns
	t_{PHL}			31	46	ns
von $\overline{S}$ zu allen Ausgängen	t_{PLH}			29	43	ns
	t_{PHL}			32	48	ns
von $\overline{R}$ zu allen Ausgängen	t_{PHL}			32	48	ns

Logische Daten						
H-Ausgangslastfaktor pro Ausgang	F_{OH}				20	
L-Ausgangslastfaktor pro Ausgang	F_{OL}				10	
Eingangslastfaktor						
an A, B, C, D und $\overline{S}$	F_I				1	
an $\overline{R}$-Eingang	F_I				2	
an T_1	F_I				3	
an T_2 bei 74176/84176	F_I				3	
an T_2 bei 74177/84177	F_I				2	

Logisches Verhalten

74176/84176

Dezimal-Zähler

Zähl-impulse	Ausgänge Q_D	Q_C	Q_B	Q_A
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	L	H	H	L
7	L	H	H	H
8	H	L	L	L
9	H	L	L	H

Bi-Quinär-Zähler

Zähl-impulse	Ausgänge Q_A	Q_D	Q_C	Q_B
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	H	L	L	L
6	H	L	L	H
7	H	L	H	L
8	H	L	H	H
9	H	H	L	L

74177/84177

Binärzähler

Zähl-impulse	Ausgänge Q_D	Q_C	Q_B	Q_A
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	L	H	H	L
7	L	H	H	H
8	H	L	L	L
9	H	L	L	H
10	H	L	H	L
11	H	L	H	H
12	H	H	L	L
13	H	H	L	H
14	H	H	H	L
15	H	H	H	H

L-Potential an $\overline{R}$ setzt die Q-Ausgänge auf L-Potential. L-Signal an $\overline{S}$ setzt die Q-Ausgänge auf die jeweiligen Dateneingänge. $\overline{R}$ und $\overline{S}$ arbeiten unabhängig von T.

Anschlußanordnung
Ansicht von oben



74177/84177



74176/84176



Bestellbezeichnungen

74178:	Q67000-J436
74179:	Q67000-J437
84178:	Q67000-J519
84179:	Q67000-J520

74178
74179
84178
84179

4-Bit-Parallelschieberegister

Die Schieberegister sind geeignet zum Speichern und Registrieren von Daten, zur Serien-Parallel-, Parallel-Serien-Umsetzung bei einer typischen Taktfrequenz bis 25 MHz.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V $-I_{QH}$=800 µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA		0,2	0,4	V
Statische Störsicherheit	U_{SS}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		57	mA
Speisestrom	I_S	U_S=5,25 V		46	75	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C						
Vorbereitungszeit						
an SB oder $\overline{S}$	t_V		35			ns
an Daten-Eingängen			30			ns
an $\overline{R}$			15			ns
Haltezeit	t_H		5			ns
Taktimpulsdauer	t_{pT}		20			ns
Taktfrequenz	f_T		0		25	MHz
Signal-Laufzeit von $\overline{R}$ nach Q	t_{PHL}			24	36	ns
	t_{PLH}			15	23	ns
Signal-Laufzeit von T nach Q	t_{PHL}			23	35	ns
	t_{PLH}			17	26	ns

Logische Daten						
H-Ausgangslastfaktor pro Ausgang	F_{QH}				20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor pro Eingang	F_I				1	

74178
74179
84178
84179

Anschlußanordnungen Ansicht von oben



74178/84178

74179/84179



Blockschaltbild



Logisches Verhalten

Rückstell-Eingang $\bar{R}$	Stell-Eingang $\bar{S}$	Schiebebetrieb SB	Verhalten am Ausgang
H	L	L	Halten der Daten
H	H	L	Paralleles Einspeichern
H	X	H	rechts Schiebebetrieb ($Q_A \longrightarrow Q_D$)
L	X	X	Ausgänge auf L-Signal

$\bar{R}$-Eingang nur bei 74179/84179; taktunabhängig

Bestellbezeichnung
74278: Q67000-J 576

74278

4-Bit-Prioritätsregister

Das Register nimmt über die Eingänge P_0 und D_1 bis D_4 Daten auf und ordnet ihnen Prioritäten zu; diese sind aus der Tabelle über das logische Verhalten zu entnehmen.
Durch Verbinden des Ausgangs P_1 mit dem Eingang P_0 der nächsten Stufe ist eine beliebige Erweiterungsmöglichkeit vorhanden.

Statische Kenndaten im Temperaturbereich 1		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75V $-I_{QH}$=800µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75V, I_{QL}=16mA		0,2	0,4	V
Statische Störsicherheit	U_{SS}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25V, U_I=5,5V			1	mA
H-Eingangsstrom an D	I_{IH}	U_S=5,25V, U_{IH}=2,4V			80	µA
an P	I_{IH}				200	µA
an Strobe	I_{IH}				320	µA
L-Eingangsstrom an D	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V			3,2	mA
an P_0	$-I_{IL}$				8	mA
an Strobe	$-I_{IL}$				12,8	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25V	18		57	mA
Speisestrom	I_S	U_S=5,25V		55	80	mA
Schaltzeiten bei U_S=5V, T_U=25°C						
Haltezeit	t_H		5			ns
Vorbereitungszeit	t_V		20			ns
Impulsdauer am Strobe-Eingang	t_p		20			ns
Signal-Laufzeit						
von D nach Q	t_{PHL}				39	ns
	t_{PLH}				30	ns
von D nach P_1	t_{PHL}				39	ns
	t_{PLH}				46	ns
von Strobe nach Q	t_{PHL}				31	ns
	t_{PLH}				30	ns
von Strobe nach P_1	t_{PHL}				42	ns
	t_{PLH}				38	ns
von P_0 nach P_1	t_{PHL}				30	ns
	t_{PLH}				23	ns
Logische Daten						
H-Ausgangslastfaktor pro Ausgang	F_{QH}				20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor an D	F_I				2	
Eingangslastfaktor an P_0	F_I				5	
Eingangslastfaktor an Strobe					8	

74278



Anschlußanordnung,
Ansicht von oben

Blockschaltbild



Logisches Verhalten

Prioritäts-eingang	Strobe	Dateneingänge				Ausgänge				Prioritäts-ausgang
P_0		D_1	D_2	D_3	D_4	Q_1	Q_2	Q_3	Q_4	P_1
L	H	H	X	X	X	H	L	L	L	H
L	H	L	H	X	X	L	H	L	L	H
L	H	L	L	H	X	L	L	H	L	H
L	H	L	L	L	H	L	L	L	H	H
L	H	L	L	L	L	L	L	L	L	L
L	L	X	X	X	X	Eingespeicherte Information bleibt erhalten.				
H	L	X	X	X	X	L	L	L	L	H
H	H	Daten werden in das Register übernommen.				L	L	L	L	H

Bestellbezeichnung
74279: Q67000-J580

74279 2,55

Vier RS-Flipflop mit getrenntem Rückstell-Eingang

Statische Kenndaten im Temperaturbereich 1		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75V, $-I_{QH}$=800µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75V, I_{QL}=16mA		0,2	0,4	V
Statische Störsicherheit	U_{SS}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25V, U_I=5,5V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25V, U_{IH}=2,4V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25V	18		57	mA
Speisestrom	I_S	U_S=5,25V		18	30	mA

Schaltzeiten bei U_S=5V, T_U=25°C

Signal-Laufzeit von $\overline{S}$ nach Q	t_{PLH}	C_L=15pF, R_L=400Ω		12	22	ns
	t_{PHL}			9	15	ns
von $\overline{R}$ nach Q	t_{PHL}			15	27	ns

Logische Daten

H-Ausgangslastfaktor pro Ausgang	F_{QH}	20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}	10	
Eingangslastfaktor pro Eingang	F_I	1	

74279



Anschlußanordnung
Ansicht von oben
Q = Ausgänge
$\overline{R}$ = Rückstelleingänge
$\overline{S}$ = Stelleingänge

Logisches Verhalten

Stell-Eingang $\overline{S}=\overline{S}_1 \wedge \overline{S}_2$	Rückstell-Eingang $\overline{R}$	Ausgang Q
H	H	Q_n
L	H	H
H	L	L
L	L	undefiniert

Q_n=Ausgangszustand bleibt erhalten.

Bestellbezeichnungen

74298: Q67000-Y162
84298: Q67000-Y163

74298
84298

Vierfach-2-Bit-Datenselektor mit Speicher

Der Baustein 74298/84298 wählt über den Selektionseingang aus den angebotenen Daten an den Eingängen A_1 bis D_2 4-Bit-Informationen aus und gibt diese bei Taktflankenwechsel von H auf L-Signal an die Ausgänge Q_A bis Q_D ab.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=800 µA	2,4	3,2		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA			0,4	V
Statische Störsicherheit	U_{SS}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		57	mA
Speisestrom	I_S	U_S=5,25 V		39	65	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C						
Haltezeit an A, B, C, D	t_H		5			ns
an S	t_H		0			ns
Vorbereitungszeit an A, B, C, D	t_V		15			ns
an S	t_V		25			ns
Taktimpulsdauer	t_{pT}		20			ns
Signal-Laufzeit	t_{PLH}	C_L=15 pF, R_L=400 Ω		18	27	ns
	t_{PHL}			21	32	ns

Logische Daten			
H-Ausgangslastfaktor pro Ausgang	F_{QH}	20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}	10	
Eingangslastfaktor pro Eingang	F_I	1	

74298
84298



Anschlußanordnung
Ansicht von oben

Blockschaltbild



Logisches Verhalten

Selektions-Eingang S	Takt T	Ausgänge Q_A	Q_B	Q_C	Q_D
L	⊓	A_1	B_1	C_1	D_1
H	⊓	A_2	B_2	C_2	D_2
X	H	Eingespeicherte Information bleibt erhalten.			

X=H- oder L-Signal

⊓= Taktflankenwechsel von H- nach L-Signal

A_1, B_1 usw.=Die Pegelwerte dieser Eingänge werden übernommen.

Bestellbezeichnungen

FLK 101: Q67000–K13
FLK 105: Q67000–K10

FLK 101 – 74121
FLK 105 – 84121

Monostabile Kippstufe

FLK 101/105 enthält eine monostabile TTL-Kippstufe mit folgenden Eingängen:
Die A-Eingänge sind flankengesteuerte Logikeingänge und triggern die TTL-Kippstufe bei Übergang von H auf L, während Eingang B auf H-Signal liegt.
B ist ein Schmitt-Trigger-Eingang für langsame Eingangsflanken bis 1 V/s und triggert die Kippstufe beim Übergang von L auf H, während A_1 oder A_2 auf L liegt.
Einmal angesteuert, ist der Ausgangsimpuls nur eine Funktion der Zeitkomponenten R_T und C_T. Die Kapazität C_T wird zwischen Anschluß 10 (positiv) und 11 gelegt, der Widerstand R_T zwischen Anschluß 11 und 14 (Anschluß 9 offen) oder 9 und 14. Ohne Zeitkomponenten (Anschluß 9 und 14 verbunden, 10 und 11 offen) wird nur der interne Widerstand von nominal 2 kΩ verwendet. Dabei erreicht man eine Ausgangsimpulsdauer von typisch 30 ns. Die Impulsdauer t_Q ist weitgehend unabhängig von Versorgungsspannung und Temperatur, ihre Stabilität durch die Güte der Zeitkomponenten bestimmt: $t_Q = C_T R_T \ln 2 \approx C_T R_T 0{,}7$ (siehe auch Diagramme).
Die statische Störsicherheit der Eingänge beträgt typisch 1,2 V, der Störabstand über die Betriebsspannung 1,5 V.

Betriebsdaten

		untere Grenze B	obere Grenze A	Einheit
Signal-Übergangszeit am Eingang A_1, A_2	t_{THL}	1		V/µs
am Eingang B	t_{TLH}	1		V/s
Eingangsimpulsdauer	t_i	50		ns
Widerstand zwischen Anschluß 11 und 14	R_T	1,4	40	kΩ
Kapazität zwischen Anschluß 10 und 11	C_T	0	1000	µF
Ausgangsimpulsdauer	t_Q		40	s
Tastverhältnis R_T= 2 kΩ			67	%
R_T=40 kΩ			90	%

Statische Kenndaten
im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
obere Schwellenspannung						
an A_1 oder A_2	U_{So}			1,4	2,0	V
an B	U_{So}	U_S=4,75 V		1,55	2,0	V
untere Schwellenspannung						
an A_1 oder A_2	U_{Su}		0,8	1,4		V
an B	U_{Su}		0,8	1,35		V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=400 µA	2,4	3,3		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA		0,2	0,4	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
Eingangsstrom pro Eingang	I_I	U_I=5,5 V, U_S=5,25 V			1,0	mA
H-Eingangsstrom						
an A_1 oder A_2	I_{IH}	U_{IH}=2,4 V | U_S=5,25 V			40	µA
an B	I_{IH}	U_{IH}=2,4 V | U_S=5,25 V			80	µA
L-Eingangsstrom						
an A_1 oder A_2	$-I_{IL}$	U_S=5,25 V			1,6	mA
an B	$-I_{IL}$	U_{IL}=0,4 V			3,2	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		55	mA
Speisestrom bei Q=L	I_{SL}	U_S=5,25 V		13	25	mA
Speisestrom bei Q=H	I_{SH}	U_S=5,25 V		23	40	mA

FLK 101
FLK 105

Schaltzeiten bei U_S=5 V, T_U=25 °C

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Signal-Laufzeit						
von A_1 oder A_2 nach $\bar{Q}$	t_{PHL}	R_L=400Ω	30	50	80	ns
von B nach $\bar{Q}$	t_{PHL}	C_L=15 pF	20	40	65	ns
Signal-Laufzeit		C_T= 80pF				
von A_1 oder A_2 nach Q	t_{PLH}	R_T=2kΩ	25	45	70	ns
von B nach Q	t_{PLH}		15	35	55	ns
Ausgangsimpulsdauer						
mit internem Widerstand (Anschluß 9 und 14 verbunden)	t_Q	C_L=15 pF, C_T=80 pF, R_L=400Ω	70	110	150	ns
mit Kapazität C_T=0 (Anschluß 10 und 11 offen, 9 und 14 verbunden)	t_Q	C_L=15 pF, R_L=400Ω	20	30	50	ns
mit externem Widerstand	t_Q	C_T=100 pf | C_L=15 pF	600	700	800	ns
R_T=10 kΩ (Anschluß 9 offen)	t_Q	C_T=1 µF	6	7	8	ms

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q		10
Eingangslastfaktor			
an A_1 oder A_2	F_I		1
an B	F_I		2

Anschlußanordnung
Ansicht von oben



Logisches Verhalten

Der Baustein FZK 101/105 kann wie folgt getriggert werden. Bei allen anderen Eingangskombinationen bleibt Q auf L.

Eingänge			Ausgänge	
A_1	A_2	B	Q	$\bar{Q}$
L	X	⌐	⌐¬	¬⌐
X	L	⌐	⌐¬	¬⌐
H	¬	H	⌐¬	¬⌐
¬	H	H	⌐¬	¬⌐
¬	¬	H	⌐¬	¬⌐

Anmerkungen:
X = H- oder L-Signal
⌐¬ = ein H-Impuls
¬⌐ = ein L-Impuls
⌐ = Impulswechsel von L- auf H-Signal
¬ = Impulswechsel von H- auf L-Signal

Abhängigkeit der Ausgangsimpulsdauer t_Q vom Kondensator C_T bei U_S=5 V, T_U=25 °C
(R_T = Parameter)



Abhängigkeit der Ausgangsimpulsdauer t_Q vom Widerstand R_T bei U_S=5 V, T_U=25 °C
(C_T = Parameter)



FLK 111 – 74122 4,90
FLK 115 – 84122
FLK 121 – 74123 3,55
FLK 125 – 84123

Bestellbezeichnungen

FLK 111:	Q67000-K27
FLK 115:	Q67000-K28
FLK 121:	Q67000-K29
FLK 125:	Q67000-K30

Nachtriggerbare monostabile Kippstufen

FLK 111, FLK 115: Nachtriggerbare monostabile Kippstufe mit Rückstelleingang
FLK 121, FLK 125: Zwei nachtriggerbare monostabile Kippstufen mit Rückstelleingang

Die A-Eingänge triggern die Kippstufe bei Übergang von H auf L während die anderen Eingänge auf H liegen.
Die B-Eingänge triggern bei Übergang von L auf H, während A auf L und $\overline{R}$ auf H liegt.
Bei L am Rückstelleingang $\overline{R}$ sind die Eingänge gesperrt und die Ausgänge Q ($\overline{Q}$) gehen auf L (H) zurück.
Die Bausteine können in getriggertem Zustand erneut getriggert werden, so daß die Dauer des Ausgangsimpulses vom letzten Triggerimpuls bestimmt wird (siehe Impulsdiagramm).
Die Ausgangsimpulsdauer t_Q ist im wesentlichen eine Funktion der Zeitkomponenten R_T und C_T.
Die Kapazität C_T wird zwischen Anschluß H und J (positiv) gelegt, der Widerstand R_T zwischen J und U_S.
Beim Baustein FLK 111/115 ist zusätzlich ein interner Widerstand von nominal 10 kΩ am Anschluß G verfügbar.
Die Ausgangsimpulsdauer t_Q für $C_T \leqq 1000$ pF ist aus dem Diagramm ersichtlich.
Eine Schutzdiode BAW 76 am Anschluß J ist erforderlich, wenn die Rückstellfunktion bei Kapazitäten $C_T > 1$ nF benützt wird oder wenn Elektrolytkondensatoren verwendet werden. Der Widerstand R_T darf dabei max. 30 kΩ betragen. Die Ausgangsimpulsdauer ergibt sich dann zu:

$$t_Q = K \cdot R_T \cdot C_T \cdot (1 + \frac{0{,}7}{R_T})$$

wobei R_T in kΩ
C_T in pF
t_Q in ns
K = 0,32 für FLK 111
K = 0,28 für FLK 121





Anschlußanordnungen, Ansicht von oben





Statische Kenndaten
im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_s		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_s=4,75 V	2			V
L-Eingangsspannung	U_{IL}	U_s=4,75 V			0,8	V
Eingangsklemmenspannung	$-U_I$	U_s=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_s=4,75 V, $-I_Q$ =800 mA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_s=4,75 V, I_Q=16 mA		0,2	0,4	V
Eingangsstrom pro Eingang	I_I	U_I=5,5 V U_s=5,25 V			1	mA
H-Eingangsstrom an A oder B	I_{IH}	U_{IH}=2,4 V			40	µA
an $\overline{R}$	I_{IH}	U_{IH}=2,4 V			80	mA
L-Eingangsstrom an A oder B	$-I_{IL}$	U_{IL}=0,4 V			1,6	mA
an $\overline{R}$	$-I_{IL}$	U_{IL}=0,4 V			3,2	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_s=5,25 V	10		40	mA
Speisestrom (FLK 111, 115)	I_s	U_s=5,25 V		23	28	mA
(FLK 121, 125)	I_s			16	66	mA

Schaltzeiten bei U_s=5 V; T_U=25 °C

Haltezeit	t_H		40			ns
Vorbereitungszeit	t_V		40			ns
Rückstellimpulsdauer	t_{pR}		40			ns
Signal-Laufzeit von A nach Q	t_{PLH}			22	33	ns
von B nach Q	t_{PLH}			19	28	ns
von A nach $\overline{Q}$	t_{PHL}			30	40	ns
von B nach $\overline{Q}$	t_{PHL}	C_T=0; R_T=5 kΩ		27	36	ns
von $\overline{R}$ nach Q	t_{PHL}	C_L=15 pF; R_L=400 Ω		18	27	ns
von $\overline{R}$ nach $\overline{Q}$	t_{PLH}			30	40	ns
Minimale Ausgangsimpulsdauer	t_Q			45	65	ns
Ausgangsimpulsdauer	t_Q	C_T=1000 pF; R_T=10 kΩ C_L=15 pF; R_L=400 Ω	2,70	3,42	3,76	µs

RC-Glied

Widerstand	R_T		5		50	kΩ
Kapazität	C_T		keine Beschränkung			
Innere Kapazität am Anschluß J	C_O				50	pF

Logische Daten

H-Ausgangslastfaktor pro Ausgang	F_{QH}				20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor an A, B	F_I				1	
an $\overline{R}$	F_I				2	

FLK 111
FLK 115
FLK 121
FLK 125

Logisches Verhalten

FLK 111, FLK 115

Eingänge				Ausgänge	
A1	A2	B1	B2	Q	$\bar{Q}$
H	H	X	X	L	H
X	X	L	X	L	H
X	X	X	L	L	H
L	X	H	H	L	H
L	X	⌐	H	⌐¬	¬⌐
L	X	H	⌐	⌐¬	¬⌐
X	L	H	H	L	H
X	L	⌐	H	⌐¬	¬⌐
X	L	H	⌐	⌐¬	¬⌐
H	¬	H	H	⌐¬	¬⌐
¬	¬	H	H	⌐¬	¬⌐
¬	H	H	H	⌐¬	¬⌐

FLK 121, FLK 125

Eingänge		Ausgänge	
A	B	Q	$\bar{Q}$
H	X	L	H
X	L	L	H
L	⌐	⌐¬	¬⌐
¬	H	⌐¬	¬⌐

Anmerkungen:

X = H- oder L-Signal
⌐¬ = ein H-Impuls
¬⌐ = ein L-Impuls
⌐ = Impulswechsel von L- auf H-Signal
¬ = Impulswechsel von H- auf L-Signal

Impulsdiagramm



Die Nachtriggerbarkeit ist bei Beschaltung ohne Diode nur gewährleistet, wenn die Impulspause am Eingang t_p ns $\sim$ 0,22 C_T pF beträgt.
Bei Beschaltung mit Diode muß die Impulspause je nach Größe von R_T und C_T bis zu 0,5 t_Q betragen.

Ausgangsimpulsdauer $t_Q = f(C_T)$
U_S=5 V, T_U=25 °C, R_T=Parameter



1) nur bei FLK 111/115

Bestellbezeichnung

FLL 101: Q67000-L1

FLL 101 – 74141

BCD-Dezimal-Dekoder und Treiber für Ziffernanzeigeröhren

Der Baustein FLL 101 dekodiert binäre Dezimalzahlen. Integrierte, hochsperrende Treibertransistoren in den Ausgängen ermöglichen das direkte Ansteuern von Ziffernanzeigeröhren. Die Eingänge des FLL 101 sind direkt an die Ausgänge der Dezimalzähler FLJ 161, FLJ 201, FLJ 241, FLJ 381, FLJ 401, FLJ 421 anschließbar, wobei A mit Q_A, B mit Q_B, C mit Q_C und D mit Q_D verbunden wird.
Binäre Eingangsinformationen zwischen 10 und 15 werden nicht angezeigt (Pseudotetraden-Ausblendung). Dadurch kann ohne großen Aufwand eine automatische Nullausblendung realisiert werden.

Zusätzlich zu den im Vorwort angegebenen Grenzdaten gilt:

Grenzdaten			untere Grenze B	obere Grenze A	Einheit
Ausgangsstrom	I_Q	T_Q gesperrt	0	2,0	mA
Ausgangsspannung	U_Q	T_Q gesperrt	0	60	V

Statische Kenndaten im Temperaturbereich 1		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=5 mA			1,5	V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=7 mA			2,5	V
Ausgangsspannung, T_Q gesperrt, Eingangsinformation 0 bis 9	U_Q	U_S=5,25 V, I_Q=0,5 mA	60			V
Ausgangsstrom, T_Q gesperrt	I_Q	U_S=5,25 V, U_Q=55 V			50	µA
Ausgangsstrom, T_Q gesperrt, Eingangsinformation 10 bis 15	I_Q	U_S=5,25 V, U_Q=30 V			15	µA
Eingangsstrom pro Eingang	I_I	U_I=5,5 V			1	mA
H-Eingangsstrom an A	I_{IH}	U_{IH}=2,4 V			40	µA
an B, C oder D	I_{IH}	U_{IH}=2,4 V, U_S=5,25 V			80	µA
L-Eingangsstrom an A	$-I_{IL}$	U_{IL}=0,4 V			1,6	mA
an B, C oder D	$-I_{IL}$	U_{IL}=0,4 V			3,2	mA
Speisestrom	I_S	U_S=5,25 V		16	25	mA

Logische Daten				
Eingangslastfaktor an A	F_I		1	
an B, C oder D	F_I		2	

FLL 101



Anschlußanordnung
Ansicht von oben

Logisches Verhalten

BCD-Eingänge D	C	B	A	durchgeschalteter Ausgang[1])
L	L	L	L	0
L	L	L	H	1
L	L	H	L	2
L	L	H	H	3
L	H	L	L	4
L	H	L	H	5
L	H	H	L	6
L	H	H	H	7
H	L	L	L	8
H	L	L	H	9
H	L	H	L	–
H	L	H	H	–
H	H	L	L	–
H	H	L	H	–
H	H	H	L	–
H	H	H	H	–

[1]) Beim jeweils aufgeführten Ausgang ist der Ausgangstransistor T_Q leitend. Bei allen anderen Ausgängen ist T_Q gesperrt.

Bestellbezeichnungen

FLL 111:	Q67000-L9
FLL 111T:	Q67000-L8
FLL 115:	Q67000-L46
FLL 115T:	Q67000-L45

FLL 111 – 7445
FLL 111T – 74145
FLL 115 – 8445
FLL 115T – 84145

BCD-Dezimal-Dekoder und Treiber mit offenem Kollektorausgang

FLL 111/115 BCD-Dezimal-Dekoder und Treiber mit offenem Kollektor mit 30 V/80 mA
FLL 111T/115T BCD-Dezimal-Dekoder und Treiber mit offenem Kollektor mit 15 V/80 mA

Die Bausteine FLL 111/115 und FLL 111T/115T nehmen 4-Bit-binär-codierte Worte auf und steuern damit einen der 10 Dezimal-Ausgänge (0 bis 9) an.
Die Treiberstufen haben Kollektorausgänge hoher Spannungs- und Strombelastbarkeit.
Durch offene Kollektor-Ausgänge sind wired-AND Verknüpfungen möglich.
Der Baustein wird zum Treiben von Speicher-Addressier-Eingängen und kleinen Lampen, sowie Relais und langen Leitungen verwendet.
Zusätzlich zu den im Vorwort angegebenen Grenzdaten gilt:

Grenzdaten

			untere Grenze B	obere Grenze A	Einheit
Ausgangsspannung FLL 111/115	U_Q	T_Q gesperrt	0	30	V
FLL 111T/115T	U_Q	T_Q gesperrt	0	15	V
Ausgangsstrom	I_Q	T_Q gesperrt	0	1	mA
Ausgangsstrom	I_Q	T_Q leitend	0	80	mA

Statische Kenndaten
im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
L-Ausgangsspannung	U_{QL}	I_{QL}=80 mA, U_S=4,75V		0,5	0,9	V
		I_{QL}=20 mA, U_S=4,75V			0,4	V
Ausgangsspannung (FLL 111/115)	U_Q	U_S=5,25V, I_Q=250µA, T_Q gesperrt	30			V
Ausgangsspannung (FLL 111T/115T)	U_Q	U_S=5,25V, I_Q=250µA, T_Q gesperrt	15			V
H-Eingangsstrom pro Eingang	I_{IH}	U_{IH}=2,4 V, U_S=5,25V			40	µA
	I_I	U_I=5,5 V, U_S=5,25V			1	mA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
Speisestrom	I_S	U_S=5,25 V		43	70	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Signal-Laufzeiten	t_{PLH}	C_L=15 pF, R_L=100 Ω			50	ns
	t_{PHL}	C_L=15 pF, R_L=100 Ω			50	ns

Logische Daten

Eingangslastfaktor pro Eingang	F_I				1	

FLL 111
FLL 115
FLL 111 T
FLL 115 T



Anschlußanordnung
Ansicht von oben

Logisches Verhalten

BCD-Eingänge				Dezimal-Ausgänge									
D	C	B	A	0	1	2	3	4	5	6	7	8	9
L	L	L	L	L	H	H	H	H	H	H	H	H	H
L	L	L	H	H	L	H	H	H	H	H	H	H	H
L	L	H	L	H	H	L	H	H	H	H	H	H	H
L	L	H	H	H	H	H	L	H	H	H	H	H	H
L	H	L	L	H	H	H	H	L	H	H	H	H	H
L	H	L	H	H	H	H	H	H	L	H	H	H	H
L	H	H	L	H	H	H	H	H	H	L	H	H	H
L	H	H	H	H	H	H	H	H	H	H	L	H	H
H	L	L	L	H	H	H	H	H	H	H	H	L	H
H	L	L	H	H	H	H	H	H	H	H	H	H	L
H	L	H	L	H	H	H	H	H	H	H	H	H	H
H	L	H	H	H	H	H	H	H	H	H	H	H	H
H	H	L	L	H	H	H	H	H	H	H	H	H	H
H	H	L	H	H	H	H	H	H	H	H	H	H	H
H	H	H	L	H	H	H	H	H	H	H	H	H	H
H	H	H	H	H	H	H	H	H	H	H	H	H	H

Bestellbezeichnungen

FLL 121:	Q67000–L10
FLL 121 T:	Q67000–L11
FLL 121 U:	Q67000–L51
FLL 121 V:	Q67000–L63

FLL 121 – 7446	**FLL 125** – 8446
FLL 121 T – 7447	**FLL 125 T** – 8447
FLL 121 U – 7446 A	**FLL 125 U** – 8446 A
FLL 121 V – 7447 A	**FLL 125 V** – 8447 A

FLL 121/5; BCD-7-Segment-Dekoder und Treiber mit offenem Kollektorausgang mit 30 V/20 mA
FLL 121/5 T; BCD-7-Segment-Dekoder und Treiber mit offenem Kollektorausgang mit 15 V/20 mA
FLL 121/5 U; BCD-7-Segment-Dekoder und Treiber mit offenem Kollektorausgang mit 30 V/40 mA
FLL 121/5 V; BCD-7-Segment-Dekoder und Treiber mit offenem Kollektorausgang mit 15 V/40 mA

Der Baustein FLL 121/125 (U, T, V) nimmt binär-codierte 4-Bit-Worte auf, dekodiert sie abhängig von den Bedingungseingängen (A, B, C, D, BI, RBI, LT) und steuert über die Ausgänge a, b, c, d, e, f, g die Segmente einer 7-Segment-Anzeigeröhre an.
Durch den Übertragseingang zur Nullausblendung RBI wird bei L-Signal die Null-Anzeige unterdrückt. Bei mehrstelligen Zahlen wird durch den Übertragsausgang zur Nullausblendung RBQ (mit Eingang BI intern verbunden) eine automatische Null-Austastung über mehrere Dekaden ermöglicht. Durch Eingang Ausblendung BI erfolgt generelle Dunkeltastung, durch Eingang Lampen-Test LT erfolgt eine Kontrolle der Anzeigeröhre (Helltastung aller Segmente). Zusätzlich zu den im Vorwort angegebenen Grenzdaten gilt:

Grenzdaten

			untere Grenze B	typ	obere Grenze A	Einheit
Ausgangsspannung für die						
Ausgänge a bis g (FLL 121/5, U)	U_Q	T_Q gesperrt	0		30	V
Ausgänge a bis g (FLL 121/5 T, V)	U_Q	T_Q gesperrt	0		15	V
Ausgangsstrom	I_Q	T_Q gesperrt	0		1	mA
Ausgangsstrom für die						
Ausgänge a bis g (FLL 121/5, T)	I_{QL}	T_Q leitend	0		20	mA
Ausgänge a bis g (FLL 121/5 U, V)	I_{QL}	T_Q leitend	0		40	mA

Statische Kenndaten
Im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=10 mA			1,5	V
L-Ausgangsspannung für						
Ausg. a bis g (FLL 121/5, T)	U_{QL}	I_{QL}=20 mA, U_S=4,75 V		0,27	0,4	V
Ausg. a bis g (FLL 121/5 U, V)	U_{QL}	I_{QL}=40 mA, U_S=4,75 V		0,3	0,4	V
Ausgang BI/RBQ	U_{QL}	U_S=4,75 V, I_{QL}=8 mA		0,3	0,4	V
Ausgangsspannung für						
Ausg. a bis g (FLL 121/5, U)	U_Q	I_Q=250 µA, U_S=5,25 V	30			V
Ausg. a bis g (FLL 121/5 T, V)	U_Q	I_Q=250 µA, U_S=5,25 V	15			V
H-Ausgangsspannung an Ausgang BI/RBQ	U_{QH}	U_S=4,75 V, $-I_{QH}$=200 µA	2,4	3,7		V
L-Eingangsstrom an BI/RBQ	$-I_{IL}$	U_{IL}=0,4 V, U_S=5,25 V			4,0	mA
übrige Eingänge	$-I_{IL}$	U_{IL}=0,4 V, U_S=5,25 V			1,6	mA
H-Eingangsstrom pro Eingang außer BI/RBQ	I_{IH}	U_{IH}=2,4 V, U_S=5,25 V			40	µA
	I_I	U_I=5,5 V, U_S=5,25 V			1	mA
Kurzschlußausgangsstrom an BI/RBQ	$-I_Q$	U_S=5,25 V			4	mA
Speisestrom	I_S	U_S=5,25 V, Ausgänge offen		64	103	mA

FLL 121, FLL 125
FLL 121 T, FLL 125 T
FLL 121 U, FLL 125 U
FLL 121 V, FLL 125 V

FLL 125: Q67000-L43
FLL 125 T: Q67000-L47
FLL 125 U: Q67000-L64
FLL 125 V: Q67000-L65



Anschlußanordnung
Ansicht von oben

Schaltzeiten bei U_S=5 V, T_U=25 °C

		Prüfbedingungen	obere Grenze A	Einheit
Signal-Laufzeit				
von A nach beliebigem Q	t_{PLH}	C_L=15 pF	100	ns
von A nach beliebigem Q	t_{PHL}	R_L=280 Ω bei FLL 121, T	100	ns
von RBI nach beliebigem Q	t_{PLH}	R_L=120 Ω bei FLL 121 U, V	100	ns
von RBI nach beliebigem Q	t_{PHL}		100	ns

Logische Daten

Eingangslastfaktor außer BI/RBQ	F_I	1	
Eingangslastfaktor an BI/RBQ	F_I	2,6	
Ausgangslastfaktor BI/RBQ	F_Q	5	

Segment-Identifizierung
Darstellung der aufgezählten Funktionen





Logisches Verhalten

Funktion	LT	RBI	D	C	B	A	BI/RBQ	a	b	c	d	e	f	g
0[1]	H	H	L	L	L	L	H	L	L	L	L	L	L	H
1	H	X	L	L	L	H	H	H	L	L	H	H	H	H
2	H	X	L	L	H	L	H	L	L	H	L	L	H	L
3	H	X	L	L	H	H	H	L	L	L	L	H	H	L
4	H	X	L	H	L	L	H	H	L	L	H	H	L	L
5	H	X	L	H	L	H	H	L	H	L	L	H	L	L
6	H	X	L	H	H	L	H	H	H	L	L	L	L	L
7	H	X	L	H	H	H	H	L	L	L	H	H	H	H
8	H	X	H	L	L	L	H	L	L	L	L	L	L	L
9	H	X	H	L	L	H	H	L	L	L	H	H	L	L
10	H	X	H	L	H	L	H	H	H	H	L	L	H	L
11	H	X	H	L	H	H	H	H	H	L	L	H	H	L
12	H	X	H	H	L	L	H	H	L	H	H	H	L	L
13	H	X	H	H	L	H	H	L	H	H	L	H	L	L
14	H	X	H	H	H	L	H	H	H	H	L	L	L	L
15	H	X	H	H	H	H	H	H	H	H	H	H	H	H
BI[2]	X	X	X	X	X	X	L	H	H	H	H	H	H	H
RBI[3]	H	L	L	L	L	L	L	H	H	H	H	H	H	H
LT[4]	L	X	X	X	X	X	H	L	L	L	L	L	L	L

Bemerkungen:

X = H-Signal oder L-Signal

[1] Bei der Null-Anzeige muß am Übertragseingang zur Nullausblendung RBI H-Signal liegen.

[2] Wenn L-Signal am Eingang Ausblendung BI anliegt, erhalten die Segment-Ausgänge H-Signal, unabhängig von den Eingängen.

[3] Wenn L-Signal am Übertragseingang zur Nullausblendung RBI anliegt, erhalten die Segmentausgänge H-Signal und am Übertragsausgang zur Nullausblendung RBQ entsteht L-Signal, vorausgesetzt die Eingänge A, B, C, D liegen an L-Signal (Nullbedingung).

[4] Wenn L-Signal am Eingang Lampen-Test LT anliegt, erhalten die Segment-Ausgänge L-Signal (Helltastung), vorausgesetzt an BI/RBQ liegt H-Signal, unabhängig von Eingängen A, B, C, D und RBI.

FLL 121, FLL 125
FLL 121 T, FLL 125 T
FLL 121 U, FLL 125 U
FLL 121 V, FLL 125 V

Blockschaltbild



Bestellbezeichnungen

FLL 131: Q67000-H236
FLL 131 T: Q67000-H668
FLL 135: Q67000-H314
FLL 135 T: Q67000-L67

FLL 131 – 49700
FLL 131 T – 49700-S1
FLL 135 – 49800
FLL 135 T – 49800-S1

Zwei UND-Leistungstreiber und zwei NAND-Glieder mit je 2 Eingängen

Die Treiberstufen haben Kollektorausgänge hoher Spannungs- und Strombelastbarkeit:
FLL 131/135: 30 V/400 mA
FLL 131/135 T: 60 V/400 mA

Die Bausteine eignen sich zur Ansteuerung von Lampen und Relais und zum Treiben langer Leitungen.

Zur Vermeidung von Umschaltspitzen, Leitungsreflexionen und Übersprechen können die Signal-Übergangszeiten am Ausgang 7 und 9 vergrößert werden. Dazu wird ein Kondensator zwischen Ausgang Q und Anschluß N gelegt. Der N-Anschluß darf nicht als Eingang oder Ausgang verwendet werden.

Zusätzlich zu den im Vorwort angegebenen Grenzdaten gilt:

Grenzdaten		untere Grenze B	obere Grenze A	Einheit
Ausgangsspannung an Ausgang 7 und 9				
FLL 131/135	U_Q	0	30	V
FLL 131/135 T	U_Q	0	60	V
Gleichstrom an Ausgang 7 und 9				
ein Ausgang (Bemerkung 1)	I_Q	0	400	mA
beide Ausgänge gleichzeitig	I_Q	0	160	mA
Impulsstrom an Ausgang 7 und 9				
ein Ausgang (Bemerkung 2)	I_Q	0	400	mA
beide Ausgänge gleichzeitig	I_Q	abhängig von der Leistungsaufnahme pro Gehäuse		
Leistungsaufnahme pro Gehäuse T_U=70 °C	P		650	mW
T_U=85 °C	P		500	mW
Schaltfrequenz	f		1	MHz

[1]) U_{QLA}=0,4 V nicht garantiert
[2]) f_{max}=500 kHz, t_{TLH} und t_{THL} = ≦ 50 ns, U_{QLA}=0,4 V nicht garantiert

FLL 131
FLL 135
FLL 131 T
FLL 135 T



Anschlußanordnung
Ansicht von oben

Statische Kenndaten
im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
H-Ausgangsspannung an Ausgang 3 und 13	U_{QH}	U_S=4,75 V, U_{IL}=0,8 V $-I_{QH}$=400 µA	2,4	3,3		V
L-Ausgangsspannung an Ausgang 3 und 13	U_{QL}	U_S=4,75 V, U_{IH}=2,0 V I_{QL}=16 mA		0,22	0,4	V
L-Ausgangsspannung an Ausgang 7 und 9	U_{QL}	I_{QL}=160 mA | U_S=4,75V			0,4	V
	U_{QL}	I_{QL}=400 mA | U_{IL}=0,8 V		0,4	0,8	V
H-Ausgangsstrom an Ausgang 7 und 9	I_{QH}	U_S=4,75 V, U_{IH}=2,0 V U_Q=30 V bzw 60 V			500	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_{IH}=2,4 V | U_S=5,25V			40	µA
	I_I	U_I=5,5 V | U_S=5,25V			1	mA
H-Speisestrom	I_{SH}	U_S=5,25 V, U_{IH}=5,0 V			24	mA
L-Speisestrom	I_{SL}	U_S=5,25 V, U_{IL}=0 V			85	mA

Logische Daten

Eingangslastfaktor	F_I		1
Ausgangslastfaktor Ausgang 3 und 13	F_Q		10

Logische Funktion Ausgang 3 und 13 $Q = \overline{A \wedge B}$
Ausgang 7 und 9 $Q = A \wedge B$

Bestellbezeichnungen

FLL 141: Q67000-H331
FLL 145: Q67000-H415
FLL 141 T: Q67000-L92
FLL 145 T: Q67000-L

FLL 141 – 49701
FLL 145 – 49801
FLL 141 T – 49701 S1
FLL 145 T – 49801 S1

Vier Leistungstreiber

Die Treiberstufen haben Kollektorausgänge hoher Spannungs- und Strombelastbarkeit:
FLL 141/145: 30 V/130 mA
FLL 141/145 T: 60 V/130 mA.
Die Bausteine eignen sich zur Ansteuerung von Lampen und Relais und zum Treiben langer Leitungen.
Der Anschluß N darf nicht als logischer Eingang oder Ausgang verwendet werden.
Um Umschaltspitzen, Leitungsreflexionen und Übersprechen zu vermeiden, können die Signal-Übergangszeiten am Ausgang Q vergrößert werden. Dazu wird ein Kondensator zwischen Ausgang Q und Anschluß N gelegt.
Der Anschluß N kann zur Erhöhung des max. Ausgangsstromes verwendet werden. Dazu muß ein Widerstand $R_B \geqq 2{,}7\ k\Omega$ zwischen N und U_S gelegt werden.
Zusätzlich zu den im Vorwort angegebenen Grenzdaten gilt:

Grenzdaten		untere Grenze B	obere Grenze A	Einheit
Ausgangsspannung				
FLL 141/145	U_Q		30	V
FLL 141/145 T	U_Q		60	V
Gleichstrom				
ein Ausgang bei $R_B = \infty$	I_Q	0	130	mA
(Bemerkung[1]) $R_B = 2{,}7\ k\Omega$	I_Q	0	200	mA
alle Ausgänge gleichzeitig	I_Q	0	80	mA
Impulsstrom				
ein Ausgang (Bemerkung[2])	I_Q	0	130	mA
alle Ausgänge gleichzeitig	I_Q	abhängig von der Leistungsaufnahme pro Gehäuse		
Leistungsaufnahme pro Gehäuse				
$T_U = 70°C$	P		650	mW
$T_U = 85°C$	P		500	mW
Schaltfrequenz	f		1	MHz

[1]) $U_{QLA} = 0{,}4$ V nicht garantiert
[2]) $f_{max} = 500$ kHz, t_{TLH} und $t_{THL} \leqq 50$ ns, $U_{QLA} = 0{,}4$ nicht garantiert

FLL 141
FLL 145
FLL 141 T
FLL 148 T



Anschlußanordnung
Ansicht von oben

Statische Kenndaten
im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
L-Ausgangsspannung am N-Anschluß	U_{QL}	U_S=4,75 V, U_{IH}=2,0 V, I_{QL}=2 mA			0,3	V
L-Ausgangsspannung der Q-Ausgänge $R_B=\infty$	U_{QL}	I_{QL}= 80 mA | U_S=4,75V		0,3	0,4	V
R_B=2,7 kΩ	U_{QL}	I_{QL}=130 mA | U_{IL}=0,8 V		0,5	0,7	V
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			0,18	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_{IH}=2,4 V | U_S=5,25V			10	µA
	I_I	U_I=5,5 V			100	µA
H-Ausgangsstrom	I_{QH}	U_S=4,75 V, U_{IH}=2,0 V, U_Q=30 V bzw 60 V			500	µA
H-Speisestrom	I_{SH}	U_S=5,25 V, U_{IH}=5,0 V			3	mA
L-Speisestrom	I_{SL}	U_S=5,25 V, U_{IL}=0 V			60	mA

Logische Daten

Eingangslastfaktor	F_I				0,25	
Logische Funktion		$Q = A$				

Bestellbezeichnung
FLL 151: Q67000-L57

FLL 151 – 74142

Dezimalzähler, Speicher, Dekoder und Treiber für Ziffernanzeigeröhren

Der Baustein FLL 151 erfüllt alle notwendigen Funktionen, um Impulse zu zählen, zu speichern und zu dekodieren. Er hat Treiberstufen hoher Spannungs- und Stromfestigkeit für den Betrieb von Ziffernanzeigeröhren (Nixie-Röhren). Die Rückstellung des Zählers erfolgt bei $\overline{R}$ = L. Die Q-Information wird gespeichert, wenn der Strobeeingang von L- auf H-Signal wechselt. Der Übertragsausgang Ü dient zur Ansteuerung der nachfolgenden Zählstufe.
Zusätzlich zu den im Vorwort angegebenen Grenzdaten gilt:

Grenzdaten			untere Grenze B	obere Grenze A	Einheit
Ausgangsstrom	I_Q	T_Q gesperrt	0	1	mA
Ausgangsspannung	U_Q	T_Q gesperrt	0	60	V

Statische Kenndaten im Temperaturbereich 1		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA			1,5	V
H-Ausgangsspannung an Ü	U_{QH}	U_S=4,75V, $-I_{QH}$=400µA	2,4	3,4		V
L-Ausgangsspannung an Ü	U_{QL}	U_S=4,75V, I_{QL}=8,0mA		0,2	0,4	V
Statische Störsicherheit	U_{SS}		0,4	1,0		V
H-Ausgangsspannung an 0 bis 9 (T_Q gesperrt)	U_{QH}	U_S=5,25V, I_Q=0,5mA	60			V
H-Ausgangsstrom an 0 bis 9	I_{QH}	U_S=5,25V, U_Q=55V			50	µA
L-Ausgangsspannung an 0 bis 9	U_{QL}	U_S=5,25V, I_Q=7mA			2,5	V
Eingangsstrom pro Eingang	I_I	U_S=5,25V, U_I=5,5V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25V, U_{IH}=2,4V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V			1,6	mA
Kurzschlußausgangsstrom an Ü	$-I_Q$	U_S=5,25V	18		55	mA
Speisestrom	I_S	U_S=5,25V, alle Ausgänge offen		68	102	mA

Schaltzeiten bei U_S=5V, T_U=25°C						
Maximale Taktfrequenz	f_T		0		20	MHz
Taktimpulsdauer H-Signal	t_{pT}		15			ns
L-Signal	t_{pT}		35			ns
Rückstellimpulsdauer	t_{pR}		25			ns
Strobeimpulsdauer	t_{pR}		20			ns
Vorbereitungszeit an $\overline{R}$	t_V		15			ns
Signal-Laufzeit von T nach Ü	t_{PLH}	C_L=15pF, R_L=800Ω		35	55	ns
	t_{PHL}	C_L=15pF, R_L=800Ω		30	45	ns
von $\overline{R}$ nach Ü	t_{PLH}	C_L=15pF, R_L=800Ω		30	45	ns

Logische Daten					
H-Ausgangslastfaktor an Ü	F_{QH}			10	
L-Ausgangslastfaktor an Ü	F_{QL}			5	
Eingangslastfaktor	F_I			1	

FLL 151



Anschlußanordnung
Ansicht von oben



Anzahl der Taktimpulse	$\bar{R}$ückstell-Eingang R	Strobe	Angesteuerte Ausgänge *	Übertrag Ü
X	L	L	0	H
0	H	L	0	H
1	H	L	1	H
2	H	L	2	H
3	H	L	3	H
4	H	L	4	H
5	H	L	5	H
6	H	L	6	H
7	H	L	7	H
8	H	L	8	L
9	H	L	9	L
10	H	L	0	H
11 bis N	H	H	0	H

X=H- oder L-Signal
* Die anderen Ausgänge sind gesperrt.

Bestellbezeichnungen

FLL 171: Q67000-L58
FLL 175: Q67000-L60
FLL 171 T: Q67000-L77
FLL 175 T: Q67000-L93

FLL 171 - 74143
FLL 175 - 84143
FLL 171 T - 74144
FLL 175 T - 84144

4-Bit-Binärzähler, Speicher, 7-Segment-Dekoder und Treiber

FLL 171/175: Ausgang mit Konstantstromquelle für den Betrieb von Leuchtdioden ohne Arbeitswiderstand.
FLL 171/175T: Offener Kollektorausgang für den Betrieb von Anzeigeeinheiten bis 15V/25mA.

Die Bausteine haben folgende Funktionen:

Rückstell-Eingang	$\overline{R}$:	Für Zählbetrieb H-Signal; L-Signal setzt den Zähler auf dezimal 0.
Freigabe-Eingang Parallel	FE_P:	Für Zählbetrieb L-Signal; H-Signal sperrt den Zähler.
Freigabe-Eingang Seriell	FE_S:	Erweiterungsmöglichkeit durch Verbinden mit Ü der vorherigen Dekade; H-Signal sperrt den Zähler.
Übertrags-Ausgang	Ü:	L-Signal, solange der Zähler auf dezimal 9 steht; sonst H-Signal.
Speicher	Strobe:	Bei L-Signal wird die Zählerinformation in den Speicher übernommen. Bei H-Signal wird der Speicherinhalt konstant gehalten, der Zähler arbeitet unabhängig davon weiter.
Ausgänge Q_A, Q_B, Q_C, Q_D (Speicher-Ausgänge):		Die BCD-Information für die 7-Segment-Dekoderstufe kann über diese Ausgänge abgegriffen werden.
Dezimal-Punkt-Eingang	DP:	H-Signal steuert den Dezimal-Punkt-Ausgang dp an; keine Anzeige erfolgt bei Austastung (Dunkelsteuerung) oder RBI oder RBQ auf L-Signal.
Ausblendung	BI:	H-Signal legt die Dekoder-Ausgänge a, b, c, d, e, f, g, dp (Dunkeltastung) und RBQ auf H-Signal, unabhängig von den Eingangssignalen.
Übertrags-Eingang zur Nullausblendung	RBI:	Steht eine dezimale 0 an den Dekoder-Ausgängen an, so wird bei L-Signal an RBI die dezimale 0 dunkel gestastet (Dunkelsteuerung), außerdem erhält RBQ L-Signal.
Übertrags-Ausgang zur Nullausblendung	RBQ:	Ermöglicht die Nullaustastung über mehrere Dekaden in Verbindung mit RBI der nächsten Stufe, wenn: BI auf H-Signal oder RBI auf L-Signal und Anliegen einer dezimalen 0 an den Dekoder-Ausgängen; sonst liegt an RBQ H-Signal an.

Zusätzlich zu den im Vorwort angegebenen Grenzdaten gilt:

Grenzdaten			untere Grenze B	obere Grenze A	Einheit
Ausgangsstrom bei FLL 171/175 an Ausgang a bis dp	I_Q	T_Q gesperrt	0	250	µA
Ausgangsspannung bei FLL 171/175T an Ausgang a bis dp	U_Q	T_Q gesperrt	0	15	V

FLL 171, FLL 175
FLL 171 T, FLL 175 T

Statische Kenndaten
im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=12mA			1,5	V
H-Ausgangsspannung						
an RBQ	U_{QH}	U_S=4,75V, $-I_{QH}$=120µA	2,4			V
an Q_A, Q_B, Q_C, Q_D	U_{QH}	U_S=4,75V, $-I_{QH}$=240µA	2,4			V
an Ü	U_{QH}	U_S=4,75V, $-I_{QH}$=560µA	2,4			V
L-Ausgangsspannung						
an Q_A, Q_B, Q_C, Q_D, oder RBQ	U_{QL}	U_S=4,75V, I_{QL}=4,8mA			0,4	V
an Ü	U_{QL}	U_S=4,75V, I_{QL}=11,2mA			0,4	V
H-Ausgangsspannung (T_Q gesperrt)						
an a bis g und dp bei FLL 171/5T	U_{QH}	U_S=5,25V, I_{QH}=250µA			15	V
an a bis g und dp bei FLL 171/5	U_{QH}				7	V
L-Ausgangsspannung (T_Q leitend)						
an a bis g und dp bei FLL 171/5T	U_{QL}	U_S=4,75V, I_{QL}=25mA			0,6	V
L-Ausgangsstrom (T_Q leitend)						
an a bis g bei FLL 171/5	I_{QL}	U_S=5,25V, U_Q=5V		15	22	mA
an dp bei FLL 171/5	I_{QL}	U_S=5,25V, U_Q=5V		7	12	mA
Eingangsstrom pro Eingang	I_I	U_S=5,25V, U_I=5,5V			1	mA
H-Eingangsstrom an FE_S	I_{IH}				40	µA
an RBQ	I_{IH}	U_S=5,25V, U_{IH}=2,4V	0,12	0,5		mA
andere Eingänge	I_{IH}				20	µA
L-Eingangsstrom an FE_S	$-I_{IL}$				1,6	mA
an RBQ	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V		1,5	2,4	mA
andere Eingänge	$-I_{IL}$				0,8	mA
Kurzschlußausgangsstrom						
an Ü	$-I_Q$	U_S=5,25V	15		55	mA
an Q_A, Q_B, Q_C, Q_D	$-I_Q$		9		27,5	mA
Speisestrom	I_S	U_S=5,25V; Strobe, RBI, DB=4,5V; FE_S, FE_p, BI=0V, a bis g, dp=2,5V		56	93	mA

Schaltzeiten bei U_S=5V, T_U=25 °C

Taktfrequenz	f_T	12	18		MHz
Taktimpulsdauer L-Signal	t_{pT}	55			ns
H-Signal	t_{pT}	25			ns
Rückstell-Impulsdauer	t_{pR}	25			ns
Vorbereitungszeit FE_s, FE_p, R	t_V	30			ns



Anschlußanordnung
Ansicht von oben



Segment-Identifizierung und
Darstellung der möglichen
Funktionen an den Treiber-Ausgängen

Schaltzeiten, Fortsetzung		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Signal-Laufzeit von FE_s nach Ü bei min. 2 Stufen	t_{PLH}	C_L=15 pF, R_L=560 Ω		12	20	ns
	t_{PHL}			23	35	ns
von T nach Ü	t_{PLH}			26	40	ns
	t_{PHL}			29	45	ns
von T nach Q_A, Q_B, Q_C, Q_D	t_{PHL}	C_L=15 pF, R_L=1,2 kΩ		28	45	ns
	t_{PHL}			38	60	ns
von $\bar{R}$ nach Q_A, Q_B, Q_C, Q_D	t_{PHL}			57	90	ns

Logische Daten						
H-Ausgangslastfaktor						
an Q_A, Q_B, Q_C, Q_D	F_{QH}				6	
an RBQ	F_{QH}				3	
an Ü	F_{QH}				14	
L-Ausgangslastfaktor						
an Q_A, Q_B, Q_C, Q_D, RBQ	F_{QL}				3	
an Ü	F_{QL}				7	
Eingangslastfaktor an FE_s	F_I				1	
an RBQ	F_I				1,5	
übrige Eingänge	F_I				0,5	

FLL 171, FLL 175
FLL 171 T, FLL 175 T



FLQ 101 – 7489
FLQ 105 – 8489

Bestellbezeichnung

FLQ 101: Q67000-Q11
FLQ 105: Q67000-Q12

64-Bit-Schreib-Lese-Speicher mit offenen Kollektorausgängen

Der Baustein FLQ 101/105 ist ein schneller Zwischenspeicher mit einer Kapazität von 16 Wörtern zu je 4 Bit. Der Speicherinhalt wird beim Lesen nicht gelöscht.
Schreibvorgang: Der Informationsblock von 4 Bit wird an den Dateneingängen D_1, D_2, D_3, D_4 bereitgestellt und in die durch die Adressen-Eingänge A, B, C, D angesteuerten Speicherflipflops invertiert eingeschrieben, wenn die Freigabeeingänge Speicher F_M und Schreiben F_W auf L-Signal liegen. An den Leseausgängen Q_1, Q_2, Q_3, Q_4 liegt die invertierte Eingangsinformation an.
Lesevorgang: Der Informationsblock wird beim Auslesen nicht gelöscht, wenn an Schreibfreigabe F_W H-Signal anliegt. Die Speicherzellen werden über die Adresseneingänge ausgewählt. Die Speicherfreigabe F_M liegt auf L-Signal.
Die typische Zugriffszeit beträgt 33 ns.
Mit Hilfe von wired-AND-Verknüpfungen der Ausgänge ist eine Erweiterung bis zu 4096 Wörter mit N-Bit-Länge ohne zusätzliche Ausgangsverstärker möglich.

Statische Kenndaten im Temperaturbereich 1

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA			0,45	V
H-Ausgangsstrom pro Ausgang	I_{QH}	U_S=4,75 V, U_{QH}=5,5 V			20	µA
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
Speisestrom	I_S	U_S=5,25 V, Bem. 1		75	105	mA
Ausgangskapazität	C_Q	U_S=5 V, U_Q=2,4 V, f=1 MHz		4		pF

Schaltzeiten bei U_S=5 V, T_U=25 °C

Schreibfreigabeimpulsdauer	t_W		40			ns
Vorbereitungszeit an D_1, D_2, D_3, D_4	t_V		40			ns
Haltezeit an D_1, D_2, D_3, D_4	t_H		5			ns
Vorbereitungszeit an A, B, C, D	t_V		0			ns
Haltezeit an A, B, C, D	t_H		5			ns
Schreiberholzeit	t_{SH}	(Q ursprünglich auf H)		39	70	ns
	t_{SL}	(Q ursprünglich auf L)		48	70	ns
Signal-Laufzeit						
von F_M nach Q	t_{PLH}	R_{L1}=300 Ω (zwischen Q und U_S)		26	50	ns
	t_{PHL}			33	50	ns
von A, B, C, D nach Q	t_{PLH}	R_{L2}=600 Ω (zwischen Q und O_S)		30	60	ns
	t_{PHL}	C_L=30 pF		35	60	ns

[1]) I_S wird mit F_M auf L-Signal und allen übrigen Eingängen auf H-Signal gemessen

FLQ 101
FLQ 105



Anschlußanordnung
Ansicht von oben

Logisches Verhalten

Speicher- | Schreib-Freigabe		Speicher Verhalten	Zustand am Ausgang
F_M	F_W		
L	L	Einschreiben	Invertiertes Eingangssignal
L	H	Auslesen	Invertiertes angesteuertes Signal
H	L	Keine Veränderung	Invertiertes Eingangssignal
H	H	Keine Veränderung	Ausgänge gesperrt

Blockschaltbild



FLQ 111 – 7481A
FLQ 115 – 8481A
FLQ 121 – 7484A
FLQ 125 – 8484A

Bestellbezeichnungen

FLQ 111:	Q67000-J27
FLQ 115:	Q67000-Q26
FLQ 121:	Q67000-44
FLQ 125:	Q67000-Q5

16-Bit-Schreib-Lese-Speicher mit direktem Zugriff

Der Baustein FLQ 111/115 ist ein schneller Zwischenspeicher mit direktem Zugriff. Der Speicherinhalt von 16 Bits (1 Bit pro Flip-Flop) wird beim Auslesen nicht gelöscht.
Der Baustein FLQ 121/125 hat 2 weitere Schreib-Eingänge W_{H2} und W_{L2}.

Statische Kenndaten im Temperaturbereich 1		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung an X oder Y	U_{IH}	U_S=4,75 V, $U_{QL} \leqq$ 0,4 V I_{QL}=40 mA	2,0			V
H-Eingangsspannung an W_H oder W_L	U_{IH}	U_S=4,75 V, $U_{QL} \leqq$ 0,4 V I_{QL}=40 mA	2,0			V
L-Eingangsspannung an X oder Y, Schreiben verhindert	U_{IL}	U_S=4,75 V, $U_{QL} \leqq$ 0,4 V I_{QL}=40 mA			0,8	V
L-Eingangsspannung an X oder Y, Lesen verhindert	U_{IL}	U_S=4,75 V, U_{QH}=5,5 V I_{QH}=250 µA			1,0	V
L-Eingangsspannung an W_H oder W_L, Schreiben verhindert	U_{IL}	U_S=4,75 V, $U_{QL} \leqq$ 0,4 V I_{QL}=40 mA			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, I_{QH}=250 µA				V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=40 mA			0,4	V
L-Eingangsstrom an W_H oder W_L	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
L-Eingangsstrom an allen X- oder Y-Eingängen	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			11	mA
H-Eingangsstrom an W_H- oder W_L-Eingang	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
		U_S=5,25 V, U_{IH}=5,5 V			1,0	mA
H-Eingangsstrom an X- oder Y-Eingang	I_{IH}	U_S=5,25 V, U_{IH}=4,5 V			400	µA
		U_S=5,25 V, U_{IH}=5,5 V			3,0	mA
Speisestrom	I_S	U_S=5,25 V		45	65	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Schreib-Lese-Erholzeit	t_S	C_L=30 pF X_1–Y_1 Speicherzelle adr.,			30	ns
Signal-Laufzeit von XY nach Q_H oder Q_L	t_{PHL}	C_L=30 pF X_1–Y_1 Speicherzelle adr.		12	20	ns
	t_{PLH}	C_L=30 pF X_1–Y_1 Speicherzelle adr.		12	19	ns
	t_{PHL}	C_L=30 pF X_1 bis X_4 und Y_1 Speicherzelle adr.		11	19	ns
	t_{PLH}	C_L=30 pF X_1 bis X_4 und Y_1 Speicherzellen adr.		13	20	ns

Anschlußanordnungen Ansicht von oben

FLQ 111/115



FLQ 121/125



Blockschaltbild



1) Eingänge W_{H2} und W_{L2} nur bei FLQ 121

FLQ 131 – 74170
FLQ 135 – 84170

Bestellbezeichnung

FLQ 131: Q67000–Q6
FLQ 135: Q67000–Q18

16-Bit-Schreib-Lese-Speicher mit Wörtern zu je 4 Bit

Der Baustein FLQ 131/135 ist ein schneller Zwischenspeicher, der gleichzeitiges Lesen und Schreiben verschiedener 4-Bit-Wörter ermöglicht. Dabei fällt die Erholzeit weg.
Durch die Dateneingänge D_1, D_2, D_3 und D_4 wird die Information in die Speicherflipflops eingeschrieben, die durch die Schreibeingänge W_A und W_B angesteuert werden, vorausgesetzt die Schreibfreigabe F_W liegt auf L-Signal. Die Zeit zum Einschreiben beträgt 45 ns.
Über die Ausgänge Q_1, Q_2, Q_3 und Q_4 wird die Information aus den Speicherflipflops ausgelesen, die durch die Leseeingänge R_A und R_B angesteuert werden, vorausgesetzt die Lese-Freigabe F_R liegt auf L-Signal. Die Information wird beim Auslesen nicht gelöscht. Die Zeit zum Auslesen beträgt 35 ns.
Durch die offenen Kollektorausgänge sind wired-AND-Verknüpfungen zum Erweitern möglich.

Statische Kenndaten im Temperaturbereich 1		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75		5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA			0,4	V
H-Ausgangsstrom pro Ausgang	I_{QH}	U_S=4,75 V, U_{QH}=5,5 V		0,2	30	µA
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
Speisestrom	I_S	U_S=5,25 V, Tastverhältnis 1:1		127	140	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Schreib- und Lesefreigabeimpulsdauer	t_W		25			ns
Vorbereitungszeit an D_1, D_2, D_3, D_4	t_V		10			ns
Vorbereitungszeit an W_A, W_B	t_V		15			ns
Haltezeit an D_1, D_2, D_3, D_4	t_H		0			ns
Haltezeit an W_A, W_B	t_H		5			ns
Schreiberholzeit	t_S		25			ns
Signal-Laufzeiten von F_R nach Q	t_{PLH}	R_L=400 Ω, C_L=15 pF		10	15	ns
	t_{PHL}			20	30	ns

Blockschaltbild



FLQ 131
FLQ 135



Anschlußanordnung
Ansicht von oben

Logisches Verhalten

Schreib-Funktionen

Adresse		Freigabe	Wort			
W_B	W_A	F_W	1	2	3	4
L	L	L	Q=D	Q_n	Q_n	Q_n
L	H	L	Q_n	Q=D	Q_n	Q_n
H	L	L	Q_n	Q_n	Q=D	Q_n
H	H	L	Q_n	Q_n	Q_n	Q=D
X	X	H	Q_n	Q_n	Q_n	Q_n

Lese-Funktionen

Adresse		Freigabe	Daten-Ausgänge			
R_B	R_A	F_R	Q_1	Q_2	Q_3	Q_4
L	L	L	W1B1	W1B2	W1B3	W1B4
L	H	L	W2B1	W2B2	W2B3	W2B4
H	L	L	W3B1	W3B2	W3B3	W3B4
H	H	L	W4B1	W4B2	W4B3	W4B4
X	X	H	H	H	H	H

X=H- oder L-Signal
Q=D = Übernahme der Dateneingangs-Zustände in die Speicher-Flipflops.
Q_n = Speicher-Zustände werden nicht verändert.
W1B1 = Bit 1 des Wortes 1 liegt am Ausgang.

Bestellbezeichnung
Q67000-Q20

FLQ 141

256-Bit-Schreib/Lese-Speicher mit 3 Ausgangszuständen

Die Speicherplätze des Bausteines FLQ 141 werden über die Adresseneingänge A bis H binär angesteuert (0 bis 255). Abhängig von der Speicherfreigabe F_M (F_{M1}, F_{M2}, F_{M3}, oder verknüpft) und vom Schreibfreigabeeingang Fw werden in den Speicher über D Informationen eingelesen oder über Q ausgelesen.
Durch 3 Ausgangszustände sind wired-AND-Verbindungen möglich, wobei trotzdem schnelle Schaltzeiten erreicht werden.

Statische Kenndaten im Temperaturbereich 1		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75V, $-I_I$=10mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75V, $-I_{QH}$=3,2mA	2,4			V
L-Ausgangsspannung	U_{QL}	U_S=4,75V, I_{QL}=16mA			0,45	V
Statische Störsicherheit	U_{st}		0,4	1,0		V
X-Ausgangsstrom	I_{QX}	U_S=5,25V, U_{QH}=2,4V			40	µA
(Ausgang hochohmig)	$-I_{QX}$	U_S=5,25V, U_{QL}=0,4V			40	µA
Eingangsstrom pro Eingang	I_I	U_S=5,25V, U_I=4,5V			60	µA
H-Eingangsstrom	I_{IH}	U_S=5,25V, U_{IH}=2,4V			40	µA
L-Eingangsstrom	$-I_{IL}$	U_S=5,25V, U_{IL}=0,4V			1,0	mA
Kurzschlußausgangsstrom	$-I_Q$	U_S=5,25V	20		60	mA
Speisestrom	I_S	U_S=5,25V			125	mA

Schaltzeiten bei U_S=5V, T_U=25 °C						
Speicherfreigabe an F_M (Zugriffszeit über F_M)	t_F				25	ns
Zugriffszeit über Adresse	t_Z				80	ns
Schreibimpulsbreite an Fw	t_p		65			ns
Schreiberholzeit an Fw						
bei DE=0V	t_S	C_L=50pF			90	ns
bei DE=5V	t_S				40	ns
Haltezeit des Datenausganges bei Adressenänderung	t_{HQ}	R_{L1}=300Ω	15			ns
Abschaltzeit des Ausganges wenn F_M getaktet	t_Q	R_{L2}=600Ω			20	ns

FLQ 141

Logisches Verhalten

Funktion	Speicher-Freigabe F_M	Schreib-Freigabe F_W	Ausgang Q
Einschreiben der Komplementär-Information	L	L	Hochohmiger Ausgang
Auslesen	L	H	wie eingespeicherte Information
Sperren	H	X	Hochohmiger Ausgang

X=H- oder L-Signal



Anschlußanordnung, Ansicht von oben

Blockschaltung



Impulsdiagramme

Speicherfreigabe



Zugriffszeit



Bestellbezeichnungen

Q67000-J432
Q67000-J517

74172 29,79
84172

16-Bit-Schreib-Lese-Speicher mit mehrfacher Ein- und Ausgabe und 3 Ausgangszuständen

Der Speicher 8/74172 hat je zwei unabhängige Ein- und Ausgabekanäle. Damit ist das gleichzeitige Schreiben und Lesen möglich. Ein- und Ausgabekodierung des 1. Kanales ist getrennt, so daß gleichzeitig unterschiedliche Adressen für Schreiben und Lesen angewählt werden können. Ein- und Ausgabedekodierung des 2. Kanales ist gemeinsam, so daß Schreiben und Lesen nur bei derselben Adresse möglich ist. Zusätzliche Schreib- und Lesefreigabeeingänge ermöglichen die Steuerung der gewünschten Funktionen.
Durch Ausgänge mit drei Ausgangszuständen ist die Parallelschaltung bis zu 130 Speichern möglich.

Statische Kenndaten
im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=5,2 mA	2,4	3,0		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA		0,2	0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
L-Eingangsstrom an $2W_0/R_0$, $2W_2/R_2$, F_W, T	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
L-Eingangsstrom der übrigen Eingänge	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			0,8	mA
X-Ausgangsstrom	I_{QX}	U_{QH}=2,4 V			40	µA
pro Ausgang (hochohmig)	$-I_{QX}$	U_{QL}=0,4 V U_S=4,75 V			40	µA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		55	mA
Speisestrom	I_S	U_S=5,25 V, Eingänge auf 4,5 V, Ausgänge offen		112	170	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Haltezeit Schreibadressen und -freigabe	t_H		0			ns
Taktfrequenz	f_T		0		20	MHz
Taktimpulsdauer	t_{pT}		25			ns
Vorbereitungszeit						
Schreibadressen	t_V		t_{pT}+10			ns
Dateneingänge H-Signal	t_V		30			ns
L-Signal	t_V		45			ns
Schreibfreigabe	t_V		35			ns

Schaltzeiten, Fortsetzung

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Signal-Laufzeit von R nach Q	t_{PLH}			33	45	ns
	t_{PHL}			30	45	ns
von T nach Q	t_{PLH}			35	50	ns
	t_{PHL}	C_L=50 pF, R_L=400 Ω		35	50	ns
Signal-Freigabe-Zeit						
für H-Signal	t_{PXH}			14	30	ns
für L-Signal	t_{PXL}			16	30	ns
Signal-Sperr-Zeit						
bei H-Signal	t_{PXH}	C_L=5 pF		6	20	ns
bei L-Signal	t_{PXL}			11	20	ns

Logische Daten

H-Ausgangslastfaktor pro Ausgang	F_{QH}				130	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
H-Eingangslastfaktor pro Eingang	F_{IH}				1	
L-Eingangslastfaktor						
an $2W_0/R_0$, $2W_2/R_2$, F_W, T	F_{IL}				1	
der übrigen Eingänge	F_{IL}				0,5	



Anschlußanordnung
Ansicht von oben



Logisches Verhalten

Funktion	Teil 1	Teil 2	Verhalten
Schreib-adressierung	$1W_0, 1W_1, 1W_2$	$2W_0/R_0, 2W_1/R_1, 2W_2/R_2$ gemeinsam mit Leseadressierung	Binäre Ansteuerung des Demultiplexer-ausganges zur Informations-übernahme
Schreibfreigabe	1 Fw	2 Fw	Bei L-Signal Möglichkeit des Ein-schreibens von Daten beim positiven Taktflankenwechsel; H-Signal sperrt Demultiplexer.
Dateneingänge	1 A, 1 B	2 A, 2 B	Die anstehenden Daten werden bei positivem Taktflankenwechsel in die Speicherplätze des Registers einge-schrieben, die durch die Schreib-adresseneingänge angesteuert werden. Steuern die unabhängigen Demulti-plexer des Teils 1 und Teils 2 einen gleichen Speicherplatz im gemein-samen Register an, so wird die Infor-mation mit L-Signal bevorzugt und gespeichert.
Leseadressierung	$1R_0, 1R_1, 1R_2$	$2W_0/R_0, 2W_1/R_1, 2W_2/R_2$ gemeinsam mit Schreib-adressierung	Binäre Auswahl der Datenselektions-eingänge zur Übernahme der Informa-tion an den Datenausgang.
Lesefreigabe	$1F_R$	$2F_R$	Bei L-Signal übernehmen die Daten-ausgänge die Speicherinformation, die vom Datenselektor angewählt wird.
Datenausgänge	$1Q_A, 1Q_B$	$2Q_A, 2Q_B$	Die Datenausgänge sind als tri-state-Ausgänge aufgebaut. Bei H-Signal am Lesefreigabeeingang werden die Daten-ausgänge hochohmig gesperrt.
Takt			Der Takt ist für beide Teile gemeinsam.

Bestellbezeichnungen

Q67000-R1
Q67000-R2

FLR 101 – 7488 A
FLR 105 – 8488 A

256-Bit-Festwertspeicher (Kundenspezifische Schaltung)

Die Speicherplätze des FLR 101/105 werden über die Adresseneingänge A, B, C, D, E binär angesteuert (Wort 0 bis 31). Die Speicherinformation erscheint abhängig vom Freigabeeingang FE parallel an den Ausgängen Q_1 bis Q_8.
Die Programmierung des Festwertspeichers erfolgt mit Hilfe einer Leitbahnmaske, die entsprechend den technischen Wünschen des Anwenders aufgebaut wird.
Durch offene Kollektorausgänge sind wired-AND-Verbindungen möglich.
Der Festwertspeicher eignet sich besonders für Mikroprogramme, Ablaufsteuerungen und Kodierschaltungen.
Der Baustein ist austauschbar mit FLR 121.

Statische Kenndaten im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=12 mA		0,2	0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			25	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1	mA
H-Ausgangsstrom pro Ausgang	I_{QH}	U_S=4,75 V, U_{QH}=5,25 V U_{IL}=0,8 V, U_{IH}=2,0 V			40	µA
H-Speisestrom	I_{SH}	U_S=5,25 V		50		mA
L-Speisestrom	I_{SL}	U_S=5,25 V		64	80	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Signal-Laufzeiten von FE nach Q	t_{PHL}	C_L=30 pF, R_{L1}=400 Ω, R_{L2}=600 Ω		22	35	ns
	t_{PLH}			22	35	ns
von A, B, C, D, E nach Q	t_{PHL}			23	45	ns
	t_{PLH}			29	45	ns

Logische Daten

L-Ausgangslastfaktor pro Ausgang	F_{QL}				7,5	
Eingangslastfaktor pro Eingang	F_I				0,625	

FLR 101
FLR 105



Anschlußanordnung
Ansicht von oben

Blockschaltbild: (Die Speichermatrix ist sehr vereinfacht dargestellt.)



FLR 101 – 7488 A
FLR 105 – 8488 A

Funktionstabelle

Senden Sie bei Bedarf eine Kopie der Tabelle über das logische Verhalten ausgefüllt an uns zurück (X = H- oder L-Signal)

Wort	Adresseneingänge E	D	C	B	A	Freigabe-eingang FE	Ausgänge Q_8	Q_7	Q_6	Q_5	Q_4	Q_3	Q_2	Q_1
0	L	L	L	L	L	L								
1	L	L	L	L	H	L								
2	L	L	L	H	L	L								
3	L	L	L	H	H	L								
4	L	L	H	L	L	L								
5	L	L	H	L	H	L								
6	L	L	H	H	L	L								
7	L	L	H	H	H	L								
8	L	H	L	L	L	L								
9	L	H	L	L	H	L								
10	L	H	L	H	L	L								
11	L	H	L	H	H	L								
12	L	H	H	L	L	L								
13	L	H	H	L	H	L								
14	L	H	H	H	L	L								
15	L	H	H	H	H	L								
16	H	L	L	L	L	L								
17	H	L	L	L	H	L								
18	H	L	L	H	L	L								
19	H	L	L	H	H	L								
20	H	L	H	L	L	L								
21	H	L	H	L	H	L								
22	H	L	H	H	L	L								
23	H	L	H	H	H	L								
24	H	H	L	L	L	L								
25	H	H	L	L	H	L								
26	H	H	L	H	L	L								
27	H	H	L	H	H	L								
28	H	H	H	L	L	L								
29	H	H	H	L	H	L								
30	H	H	H	H	L	L								
31	H	H	H	H	H	L								
	X	X	X	X	X	H	H	H	H	H	H	H	H	H

Firma: .....

Anschrift: .....

Datum: .....

Bestellbezeichnungen

Q67000-R5

FLR 111 – 74187

1024-Bit-Festwertspeicher (Kundenspezifische Schaltung)

Die Speichermatrix des FLR 111 wird parallel durch die Adresseneingänge D, E, F, G, H über einen Zeilendecoder binär angesteuert. Gleichzeitig werden durch die Adresseneingänge A, B, C 4 Spaltendecoder parallel angesteuert, die aus den aufgerufenen 32 Speichermatrixplätzen 4-Bit-Informationen auswählen, die dann an den Ausgängen Q_1 bis Q_4 erscheinen. Durch die NAND-verknüpften Freigabeeingänge FE_1 und FE_2 können die Ausgänge gesperrt werden (H-Signal). Die Programmierung der Speichermatrix des Festwertspeichers erfolgt mit Hilfe einer Leitbahnmaske, die entsprechend den Wünschen des Anwenders aufgebaut wird.
Durch offene Kollektorausgänge sind wired-AND-Verbindungen möglich.
Der Festwertspeicher eignet sich besonders für Mikroprogramme, Kodierschaltungen und Ablaufsteuerungen.
Der Baustein ist austauschbar mit FLR 131.

Statische Kenndaten im Temperaturbereich 1

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA			0,4	V
Statische Störsicherheit	U_{ss}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1	mA
H-Ausgangsstrom pro Ausgang	I_{QH}	U_S=4,75 V, U_{QH}=5,5 V U_{IH}=2 V, U_{IL}=0,8 V			40	µA
Speisestrom	I_S	U_S=5,25 V Ausgänge offen und FE an Masse		92	130	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Signal-Laufzeit von FE nach Q	t_{PHL}	C_L=30 pF, R_{L1}=300 Ω R_{L2}=600 Ω		20	30	ns
	t_{PLH}			20	30	ns
von A, B, C, D, E, F, G, H nach Q	t_{PHL}			40	60	ns
	t_{PLH}			40	60	ns

Logische Daten

L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor pro Eingang	F_I				1	

FLR 111



Anschlußanordnung
Ansicht von oben

Blockschaltbild



Die Worte der Funktionstabelle lauten wie folgt:

Eingänge	H	G	F	E	D	C	B	A
Wort 0	L	L	L	L	L	L	L	L
Wort 1	L	L	L	L	L	L	L	H
Wort 2	L	L	L	L	L	L	H	L
Wort 3	L	L	L	L	L	L	H	H
.					.			
.					.			

Eingänge	H	G	F	E	D	C	B	A
Wort 30	L	L	L	L	H	H	H	L
Wort 31	L	L	L	L	H	H	H	H
.					.			
.					.			
Wort 255	H	H	H	H	H	H	H	L
Wort 256	H	H	H	H	H	H	H	H

FLR 111

Funktionstabelle

Senden Sie bei Bedarf eine Kopie der Tabelle über das logische Verhalten ausgefüllt an uns zurück (X = H- oder L-Signal)

Wort	Ausgänge				Wort	Ausgänge				Wort	Ausgänge				Wort	Ausgänge			
	Q_4	Q_3	Q_2	Q_1		Q_4	Q_3	Q_2	Q_1		Q_4	Q_3	Q_2	Q_1		Q_4	Q_3	Q_2	Q_1
0					32					64					96				
1					33					65					97				
2					34					66					98				
3					35					67					99				
4					36					68					100				
5					37					69					101				
6					38					70					102				
7					39					71					103				
8					40					72					104				
9					41					73					105				
10					42					74					106				
11					43					75					107				
12					44					76					108				
13					45					77					109				
14					46					78					110				
15					47					79					111				
16					48					80					112				
17					49					81					113				
18					50					82					114				
19					51					83					115				
20					52					84					116				
21					53					85					117				
22					54					86					118				
23					55					87					119				
24					56					88					120				
25					57					89					121				
26					58					90					122				
27					59					91					123				
28					60					92					124				
29					61					93					125				
30					62					94					126				
31					63					95					127				

Firma : .....

Anschrift : .....

Datum : .....

FLR 111

Funktionstabelle, Fortsetzung

Wort	Ausgänge				Wort	Ausgänge				Wort	Ausgänge				Wort	Ausgänge			
	Q_4	Q_3	Q_2	Q_1		Q_4	Q_3	Q_2	Q_1		Q_4	Q_3	Q_2	Q_1		Q_4	Q_3	Q_2	Q_1
128					160					192					224				
129					161					193					225				
130					162					194					226				
131					163					195					227				
132					164					196					228				
133					165					197					229				
134					166					198					230				
135					167					199					231				
136					168					200					232				
137					169					201					233				
138					170					202					234				
139					171					203					235				
140					172					204					236				
141					173					205					237				
142					174					206					238				
143					175					207					239				
144					176					208					240				
145					177					209					241				
146					178					210					242				
147					179					211					243				
148					180					212					244				
149					181					213					245				
150					182					214					246				
151					183					215					247				
152					184					216					248				
153					185					217					249				
154					186					218					250				
155					187					219					251				
156					188					220					252				
157					189					221					253				
158					190					222					254				
159					191					223					255				

Firma : .....

Anschrift : .....

Datum : .....

Bestellbezeichnung
Q67000-R13

FLR 121

Programmierbarer 256-Bit-Festwertspeicher (Kundenspezifische Schaltung)

Die Speicherplätze des FLR 121 werden über die Adresseneingänge A, B, C, D, E binär angesteuert (Wort 0 bis 31). Die Speicherinformation erscheint abhängig vom Freigabeeingang FE parallel an den Ausgängen Q_1 bis Q_8. Die Programmierung des Festwertspeichers erfolgt entsprechend den technischen Wünschen des Anwenders. Im unprogrammierten Zustand liegen alle Speicherplätze auf L-Potential und können elektrisch mittels einer Diodenstrecke durch einen definierten Stromimpuls auf H-Potential gelegt werden.
Durch offene Kollektorausgänge sind wired-AND-Verbindungen möglich.
Der Festwertspeicher eignet sich besonders für Mikroprogramme, Ablaufsteuerungen und Kodierschaltungen.
Der Baustein ist austauschbar mit FLR 101.

Statische Kenndaten im Temperaturbereich 1

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=20 mA			0,4	V
Statische Störsicherheit	U_{SS}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			60	µA
L-Eingangsstrom	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
H-Ausgangsstrom pro Ausgang	I_{QH}	U_S=4,75 V, U_{QH}=5,25 V, U_{IL}=0,8 V, U_{IH}=2,0 V			100	µA
Speisestrom	I_S	U_S=5,25 V			100	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Singal-Laufzeit von FE nach Q	t_{PHL}	C_L=30 pF, R_{L1}=300 Ω		40	50	ns
oder A, B, C, D, E nach Q	t_{PLH}	R_{L2}=600 Ω		40	50	ns

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q				12,5	
Eingangslastfaktor pro Eingang	F_I				1	

FLR 121



Anschlußanordnung
Ansicht von oben

Blockschaltbild: (Die Speichermatrix ist sehr vereinfacht dargestellt.)



FLR 121

Funktionstabelle

Senden Sie bei Bedarf eine Kopie der Tabelle über das logische Verhalten ausgefüllt an uns zurück (X = H- oder L-Signal)

Wort	Adresseneingänge					Freigabe-eingang	Ausgänge							
	E	D	C	B	A	FE	Q_8	Q_7	Q_6	Q_5	Q_4	Q_3	Q_2	Q_1
0	L	L	L	L	L	L								
1	L	L	L	L	H	L								
2	L	L	L	H	L	L								
3	L	L	L	H	H	L								
4	L	L	H	L	L	L								
5	L	L	H	L	H	L								
6	L	L	H	H	L	L								
7	L	L	H	H	H	L								
8	L	H	L	L	L	L								
9	L	H	L	L	H	L								
10	L	H	L	H	L	L								
11	L	H	L	H	H	L								
12	L	H	H	L	L	L								
13	L	H	H	L	H	L								
14	L	H	H	H	L	L								
15	L	H	H	H	H	L								
16	H	L	L	L	L	L								
17	H	L	L	L	H	L								
18	H	L	L	H	L	L								
19	H	L	L	H	H	L								
20	H	L	H	L	L	L								
21	H	L	H	L	H	L								
22	H	L	H	H	L	L								
23	H	L	H	H	H	L								
24	H	H	L	L	L	L								
25	H	H	L	L	H	L								
26	H	H	L	H	L	L								
27	H	H	L	H	H	L								
28	H	H	H	L	L	L								
29	H	H	H	L	H	L								
30	H	H	H	H	L	L								
31	H	H	H	H	H	L								
	X	X	X	X	X	H	H	H	H	H	H	H	H	H

Firma: .....

Anschrift: .....

Datum: .....

Bestellbezeichnung
Q67000-R14

FLR 131

Programmierbarer 1024-Bit-Festwertspeicher (Kundenspezifische Schaltung)

Die Speichermatrix des FLR 131 wird parallel durch die Adresseneingänge D, E, F, G, H über einen Zeilendekoder binär angesteuert. Gleichzeitig werden durch die Adresseneingänge A,B,C4 Spaltendekoder parallel angesteuert, die aus den aufgerufenen 32 Speichermatrixplätzen 4-Bit-Informationen auswählen, die dann an den Ausgängen Q_1 bis Q_4 erscheinen. Durch die NAND-verknüpften Freigabeeingänge FE_1 und FE_2 können die Ausgänge gesperrt werden (H-Signal).
Die Programmierung der Speichermatrix des Festwertspeichers erfolgt entsprechend den technischen Wünschen des Anwenders. Im unprogrammierten Zustand liegen alle Speicherplätze auf L-Potential und können elektrisch mittels Zerstörung einer Diodenstrecke durch einen definierten Stromimpuls auf H-Potential gelegt werden.
Durch offene Kollektorausgänge sind wired-AND-Verbindungen möglich.
Der Festwertspeicher eignet sich besonders für Mikroprogramme, Ablaufsteuerungen und Kodierschaltungen.
Der Baustein ist austauschbar mit FLR 111.

Statische Kenndaten im Temperaturbereich 1		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=10 mA			1,5	V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=20 mA			0,4	V
Statische Störsicherheit	U_{SS}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			60	µA
L-Eingangsstrom	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
H-Ausgangsstrom pro Ausgang	I_{QH}	U_S=4,75 V, U_{QH}=5,25 V U_{IL}=0,8 V, U_{IH}=2,0 V			100	µA
Speisestrom	I_S	U_S=5,25 V			100	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Signal-Laufzeit von A, B, C, D, E, F, G, H nach Q	t_{PHL}	C_L=30 pF, R_{L1}=300 Ω, R_{L2}=600 Ω		40	60	ns
	t_{PLH}			40	60	ns
Signal-Laufzeit von FE nach Q	t_{PHL}				30	ns
	t_{PLH}				30	ns

Logisches Verhalten

Ausgangslastfaktor pro Ausgang	F_Q				12,5	
Eingangslastfaktor pro Eingang	F_I				1	

FLR 131



Anschlußanordnung
Ansicht von oben

Blockschaltbild



Die Worte der Funktionstabelle lauten wie folgt:

Eingänge	H	G	F	E	D	C	B	A
Wort 0	L	L	L	L	L	L	L	L
Wort 1	L	L	L	L	L	L	L	H
Wort 2	L	L	L	L	L	L	H	L
Wort 3	L	L	L	L	L	L	H	H
.					.			
.					.			

Eingänge	H	G	F	E	D	C	B	A
Wort 30	L	L	L	L	H	H	H	L
Wort 31	L	L	L	L	H	H	H	H
.					.			
.					.			
Wort 255	H	H	H	H	H	H	H	L
Wort 256	H	H	H	H	H	H	H	H

Funktionstabelle gilt wie bei FLR 111.

Bestellbezeichnungen

FLY 101: Q67000-Y1
FLY 105: Q67000-Y18

FLY 101 – 7460
FLY 105 – 8460

Zwei Erweiterungsglieder mit je vier Eingängen

FLY 101 für FLH 151, FLH 171 und FLH 511
FLY 105 für FLH 155, FLH 175 und FLH 515

Statische Kenndaten

im Temperaturbereich 1 und 5, wenn nicht anders angegeben

		Prüfbedingungen	Prüfschaltung	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S			4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	17	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V	18			0,8	V
Ausgangsspannung T_Q leitend	U_N	U_S=4,75 V; U_{IH}=2 V, U_{N2}=1 V; R_L=1,1 kΩ, T_U=0 °C	17			0,4	V
H-Eingangsstrom	I_{IH}	U_{IH}=2,4 V | U_S	19			40	µA
pro Eingang	I_I	U=5,5 V | =5,25 V	19			1	mA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V; U_{IL}=0,4 V	18			1,6	mA
Ausgangsstrom, pro Glied, T_Q leitend	$-I_N$	U_S=4,75 V; U_{IH}=2 V, U_{N2}=1 V	20	0,43			mA
Ausgangsstrom, pro Glied, T_Q gesperrt	I_N	U_S=4,75 V; U_{IL}=0,8 V; U_{N1}=4,5 V, R_L=1,2 kΩ; T_U=0 °C	18			270	µA
Speisestrom T_Q leitend	I_S	U_S=5,25 V; U_I=5 V; U_{N2}=0,85 V	21		1,2	2,5	mA
Speisestrom T_Q gesperrt	I_S	U_S=5,25 V; U_I=0 V, U_{N2}=0,85 V	21		2	4	mA

Schaltzeiten zus. mit FLH 151/155, 171/175, FLH 511/515 bei U_S=5V, T_U=25 °C

Signal-Laufzeit	t_{PHL}	C_1=15 pF, F_Q=10	23		10	20	ns
	t_{PLH}				15	30	ns

Logische Daten

Eingangslastfaktor pro Eingang	F_I					1	
Logische Funktion		Erw.=$A \wedge B \wedge C \wedge D$					

Bemerkung: An die Bausteine FLH 151/155 sowie FLH 171/175 und FLH 511/515 können max 4 FLY 101/105 über die Erweiterungseingänge N 1 und N 2 angeschaltet werden.

FLY 101
FLY 105



Anschlußanordnung
Ansicht von oben



Schaltschema
(ein Glied)

Bestellbezeichnungen

FLY 111: Q67000-Y31
FLY 115: Q67000-Y46

FLY 111 – 74150
FLY 115 – 84150

16-Bit-Datenselektor/Multiplexer

Der Baustein FLY 111/115 besitzt 16 Eingänge E_0 bis E_{15}; an diesen liegen gleichzeitig Informationen an (H- oder L-Signal), die über die Selektionseingänge A, B, C, D binär ausgewählt werden können und dann am Ausgang Q invertiert in serieller Reihenfolge erscheinen. Durch H-Signal am Strobeeingang wird der Ausgang Q gesperrt (H-Signal), unabhängig von den Eingangszuständen.
Die Bausteine finden Verwendung bei der seriellen Datenübertragung über eine Leitung in Verbindung mit dem Baustein FLY 141/145.

Statische Kenndaten im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=800 µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA		0,2	0,4	V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom	$-I_Q$	U_S=5,25 V, U_{QL}=0 V	18		55	mA
Speisestrom	I_S	U_S=5,25 V, U_I=4,5 V		40	68	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Signal-Laufzeit						
von A, B, C, D nach Q	t_{PHL}	R_L=400 Ω, C_L=30 pF		22	33	ns
	t_{PLH}			23	35	ns
von Strobe nach Q	t_{PHL}			21	30	ns
	t_{PLH}			15,5	24	ns
von E_0 bis E_{15} nach Q	t_{PHL}			8,5	14	ns
	t_{PLH}			13	20	ns

Logische Daten

H-Ausgangslastfaktor pro Ausgang	F_{QH}				20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor pro Eingang	F_I				1	

FLY 111
FLY 115



Blockschaltbild

Anschlußanordnung
Ansicht von oben



Logisches Verhalten

Eingänge				Strobe	Eingänge																Ausg.
D	C	B	A		E_0	E_1	E_2	E_3	E_4	E_5	E_6	E_7	E_8	E_9	E_{10}	E_{11}	E_{12}	E_{13}	E_{14}	E_{15}	Q
X	X	X	X	H	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	H
L	L	L	L	L	L	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	H
L	L	L	L	L	H	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	L
L	L	L	H	L	X	L	X	X	X	X	X	X	X	X	X	X	X	X	X	X	H
L	L	L	H	L	X	H	X	X	X	X	X	X	X	X	X	X	X	X	X	X	L
L	L	H	L	L	X	X	L	X	X	X	X	X	X	X	X	X	X	X	X	X	H
L	L	H	L	L	X	X	H	X	X	X	X	X	X	X	X	X	X	X	X	X	L
L	L	H	H	L	X	X	X	L	X	X	X	X	X	X	X	X	X	X	X	X	H
L	L	H	H	L	X	X	X	H	X	X	X	X	X	X	X	X	X	X	X	X	L
L	H	L	L	L	X	X	X	X	L	X	X	X	X	X	X	X	X	X	X	X	H
L	H	L	L	L	X	X	X	X	H	X	X	X	X	X	X	X	X	X	X	X	L
L	H	L	H	L	X	X	X	X	X	L	X	X	X	X	X	X	X	X	X	X	H
L	H	L	H	L	X	X	X	X	X	H	X	X	X	X	X	X	X	X	X	X	L
L	H	H	L	L	X	X	X	X	X	X	L	X	X	X	X	X	X	X	X	X	H
L	H	H	L	L	X	X	X	X	X	X	H	X	X	X	X	X	X	X	X	X	L
L	H	H	H	L	X	X	X	X	X	X	X	L	X	X	X	X	X	X	X	X	H
L	H	H	H	L	X	X	X	X	X	X	X	H	X	X	X	X	X	X	X	X	L
H	L	L	L	L	X	X	X	X	X	X	X	X	L	X	X	X	X	X	X	X	H
H	L	L	L	L	X	X	X	X	X	X	X	X	H	X	X	X	X	X	X	X	L
H	L	L	H	L	X	X	X	X	X	X	X	X	X	L	X	X	X	X	X	X	H
H	L	L	H	L	X	X	X	X	X	X	X	X	X	H	X	X	X	X	X	X	L
H	L	H	L	L	X	X	X	X	X	X	X	X	X	X	L	X	X	X	X	X	H
H	L	H	L	L	X	X	X	X	X	X	X	X	X	X	H	X	X	X	X	X	L
H	L	H	H	L	X	X	X	X	X	X	X	X	X	X	X	L	X	X	X	X	H
H	L	H	H	L	X	X	X	X	X	X	X	X	X	X	X	H	X	X	X	X	L
H	H	L	L	L	X	X	X	X	X	X	X	X	X	X	X	X	L	X	X	X	H
H	H	L	L	L	X	X	X	X	X	X	X	X	X	X	X	X	H	X	X	X	L
H	H	L	H	L	X	X	X	X	X	X	X	X	X	X	X	X	X	L	X	X	H
H	H	L	H	L	X	X	X	X	X	X	X	X	X	X	X	X	X	H	X	X	L
H	H	H	L	L	X	X	X	X	X	X	X	X	X	X	X	X	X	X	L	X	H
H	H	H	H	L	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	L	H
H	H	H	H	L	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	H	L

X = H- oder L-Signal

FLY 121 – 74151 A
FLY 125 – 84151 A

Bestellbezeichnungen

FLY 121: Q67000-Y30
FLY 125: Q67000-Y29

8-Bit-Datenselektor/Multiplexer

Der Baustein FLY 121/125 besitzt 8 Eingänge E_0 bis E_7; an diesen liegen gleichzeitig Informationen an (H- oder L-Signal), die über die Selektionseingänge A, B, C binär ausgewählt werden können und dann am Ausgang Q invertiert in serieller Reihenfolge erscheinen. Durch H-Signal am Strobeeingang wird der Ausgang Q gesperrt, unabhängig von den Eingangszuständen.
Die Bausteine finden Verwendung bei der seriellen Datenübertragung über eine Leitung in Verbindung mit dem Baustein FLY 141/145.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=800 µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA		0,2	0,4	V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V, U_Q=0 V	18		55	mA
Speisestrom	I_S	U_S=5,25 V, U_I=4,5 V		29	48	mA
Schaltzeiten bei U_S=5 V, T_U=25 °C						
Signal-Laufzeit						
von A, B, C nach $\overline{Q}$	t_{PHL}	R_L=400 Ω, C_L=30 pF		25	38	ns
	t_{PLH}			25	38	ns
von A, B, C nach Q	t_{PHL}			19	30	ns
	t_{PLH}			17	26	ns
von Strobe nach $\overline{Q}$	t_{PHL}			22	33	ns
	t_{PLH}			21	33	ns
von Strobe nach Q	t_{PHL}			15	23	ns
	t_{PLH}			14	21	ns
von E_0 bis E_7 nach $\overline{Q}$	t_{PHL}			18	27	ns
	t_{PLH}			13	20	ns
von E_0 bis E_7 nach Q	t_{PHL}			8	14	ns
	t_{PLH}			8	14	ns
Logische Daten						
H-Ausgangslastfaktor pro Ausgang	F_{QH}				20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor pro Eingang	F_I				1	



Anschlußanordnung
Ansicht von oben

Blockschaltbild



FLY 121
FLY 125

Logisches Verhalten

Eingänge			Strobe	Eingänge								Ausg.	
C	B	A		E_0	E_1	E_2	E_3	E_4	E_5	E_6	E_7	Q	$\bar{Q}$
X	X	X	H	X	X	X	X	X	X	X	X	H	L
L	L	L	L	L	X	X	X	X	X	X	X	H	L
L	L	L	L	H	X	X	X	X	X	X	X	L	H
L	L	H	L	X	L	X	X	X	X	X	X	H	L
L	L	H	L	X	H	X	X	X	X	X	X	L	H
L	H	L	L	X	X	L	X	X	X	X	X	H	L
L	H	L	L	X	X	H	X	X	X	X	X	L	H
L	H	H	L	X	X	X	L	X	X	X	X	H	L
L	H	H	L	X	X	X	H	X	X	X	X	L	H
H	L	L	L	X	X	X	X	L	X	X	X	H	L
H	L	L	L	X	X	X	X	H	X	X	X	L	H
H	L	H	L	X	X	X	X	X	L	X	X	H	L
H	L	H	L	X	X	X	X	X	H	X	X	L	H
H	H	L	L	X	X	X	X	X	X	L	X	H	L
H	H	L	L	X	X	X	X	X	X	H	X	L	H
H	H	H	L	X	X	X	X	X	X	X	L	H	L
H	H	H	L	X	X	X	X	X	X	X	H	L	H

X = H- oder L-Signal

Bestellbezeichnungen

FLY 131: Q67000–Y54
FLY 135: Q67000–Y58

FLY 131 – 74153
FLY 135 – 84153

Zweifach 4-Bit-Datenselektor/Multiplexer

Der Baustein FLY 131/135 nimmt über die Dateneingänge $1C_0$ bis $1C_3$ und $2C_0$ bis $2C_3$ jeweils binärkodierte 4-Bit-Worte parallel auf und gibt sie abhängig von den gemeinsamen Selektionseingängen A und B in serieller Reihenfolge an den Ausgängen 1Q und 2Q ab. H-Signal an den Strobeeingängen 1G und 2G sperrt die Ausgänge.
Der Baustein eignet sich zur seriellen Datenübertragung in Verbindung mit dem Baustein FLY 151.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=800 µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA		0,2	0,4	V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	I_S=525 ,V	18		57	mA
Speisestrom	I_S	U_S=5,25 V, U_I=0 V		36	60	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Signal-Laufzeit von C_0, C_1, C_2, C_3 nach Q	t_{PLH}	R_L=400 Ω, C_L=30 pF		12	18	ns
	t_{PHL}			15	23	ns
von A und B nach Q	t_{PLH}			22	34	ns
	t_{PHL}			22	34	ns
von G nach Q	t_{PLH}			19	30	ns
	t_{PHL}			15	23	ns

Logische Daten

H-Ausgangslastfaktor pro Ausgang	F_{QH}				20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor pro Eingang	F_I				1	

FLY 131
FLY 135



Anschlußanordnung
Ansicht von oben

Blockschaltbild



Logisches Verhalten

Daten-Selektions-Eingang		Daten-Eingänge				Strobe	Ausgang
B	A	C_0	C_1	C_2	C_3	G	Q
X	X	X	X	X	X	H	L
L	L	L	X	X	X	L	L
L	L	H	X	X	X	L	H
L	H	X	L	X	X	L	L
L	H	X	H	X	X	L	H
H	L	X	X	L	X	L	L
H	L	X	X	H	X	L	H
H	H	X	X	X	L	L	L
H	H	X	X	X	H	L	H

X = H- oder L-Signal
Die Eingänge A und B gelten für beide Multiplexer gleichzeitig.

Bestellbezeichnungen

FLY 141: Q67000-Y45
FLY 145: Q67000-Y51

FLY 141 – 74154
FLY 145 – 84154

4-Bit-Binärdekoder/Demultiplexer

Der Baustein FLY 141/145 nimmt binärkodierte 4-Bit-Worte an den Eingängen A, B, C, D auf und steuert damit einen der 16 Ausgänge (0 bis 15) auf L-Signal, wenn die Strobeeingänge G_1 und G_2 auf L-Signal liegen. Erhält einer oder beide Strobeeingänge H-Signal, schalten alle Ausgänge auf H-Potential.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75		5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=800 µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA		0,2	0,4	V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		57	mA
Speisestrom	I_S	U_S=5,25 V		34	56	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Signal-Laufzeit von A, B, C oder D zu den Ausgängen	t_{PLH}	R_L=400 Ω, C_L=15 pF		24	36	ns
	t_{PHL}			22	33	ns
Signal-Laufzeit von G_1 oder G_2 zu den Ausgängen	t_{PLH}			20	30	ns
	t_{PHL}			18	27	ns

Logische Daten

H-Ausgangslastfaktor pro Ausgang	F_{QH}				20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor pro Eingang	F_I				1	

FLY 141
FLY 145



Anschlußanordnung
Ansicht von oben

Logisches Verhalten

Eingänge						Ausgänge													
G_1	G_2	D	C	B	A	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
L	L	L	L	L	L	L	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H
L	L	L	L	L	H	H	L	H	H	H	H	H	H	H	H	H	H	H	H	H	H
L	L	L	L	H	L	H	H	L	H	H	H	H	H	H	H	H	H	H	H	H	H
L	L	L	L	H	H	H	H	H	L	H	H	H	H	H	H	H	H	H	H	H	H
L	L	L	H	L	L	H	H	H	H	L	H	H	H	H	H	H	H	H	H	H	H
L	L	L	H	L	H	H	H	H	H	H	L	H	H	H	H	H	H	H	H	H	H
L	L	L	H	H	L	H	H	H	H	H	H	L	H	H	H	H	H	H	H	H	H
L	L	L	H	H	H	H	H	H	H	H	H	H	L	H	H	H	H	H	H	H	H
L	L	H	L	L	L	H	H	H	H	H	H	H	H	L	H	H	H	H	H	H	H
L	L	H	L	L	H	H	H	H	H	H	H	H	H	H	L	H	H	H	H	H	H
L	L	H	L	H	L	H	H	H	H	H	H	H	H	H	H	L	H	H	H	H	H
L	L	H	L	H	H	H	H	H	H	H	H	H	H	H	H	H	L	H	H	H	H
L	L	H	H	L	L	H	H	H	H	H	H	H	H	H	H	H	H	L	H	H	H
L	L	H	H	L	H	H	H	H	H	H	H	H	H	H	H	H	H	H	L	H	H
L	L	H	H	H	L	H	H	H	H	H	H	H	H	H	H	H	H	H	H	L	H
L	L	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H	L
L	H	X	X	X	X	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H
H	L	X	X	X	X	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H
H	H	X	X	X	X	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H

X = H- oder L-Signal

Blockschaltbild



FLY 151 – 74155
FLY 155 – 84155
FLY 161 – 74156
FLY 165 – 84156

Bestellbezeichnungen

FLY 151:	Q67000-Y52
FLY 155:	Q67000-Y59
FLY 161:	Q67000-Y55
FLY 165:	Q67000-Y60

Zwei 2-Bit-Binärdekoder/Demultiplexer

FLY 151/155 mit Gegentaktausgang. FLY 161/165 mit offenem Kollektorausgang.

Verwendungsmöglichkeiten:

a) **Zwei 2-Bit-Binärdekoder**
Der Baustein nimmt binärkodierte 2-Bit-Worte an den Eingängen A und B auf und steuert damit jeweils ein Ausgangspaar der Ausgänge $1Q_0$ bis $1Q_3$ und $2Q_0$ bis $2Q_3$ an. Die Information liegt an den Ausgängen als L-Signal an, vorausgesetzt die entsprechenden Strobeeingänge 1G und 2G liegen auf H-Signal, sowie Eingang 1C auf H-Signal und Eingang 2C auf L-Signal.

b) **3-Bit-Binärdekoder**
Zunächst müssen die Strobeeingänge 1G und 2G zu G, sowie die Eingänge 1C und 2C zu C extern verbunden werden. Der Baustein nimmt binärkodierte 3-Bit-Worte an den Eingängen A, B, C auf und steuert damit einen der Ausgänge $2Q_0$ bis $1Q_3$ an, vorausgesetzt Strobe G liegt auf L-Signal.

c) **Zweifach Demultiplexer**
Über die Dateneingänge 1C und 2C werden Informationen (H- oder L-Signal) angeboten und an den Ausgängen $1Q_0$ bis $1Q_3$ und $2Q_0$ bis $2Q_3$ angezeigt, welche über die gemeinsamen Selektionseingänge A und B binär ausgewählt werden. Durch H-Signal an den Strobeeingängen 1G und 2G können die entsprechenden Ausgänge gesperrt werden (H-Signal). Dadurch wird eine Serien-Parallel-Umsetzung von 2×1 Leitung auf 2×4 Leitungen verwirklicht. (In Verbindung mit dem Baustein FLY 131 am Leitungsanfang.)

d) **Einfacher Demultiplexer**
Zunächst werden die Strobeeingänge 1G und 2G zu G extern verknüpft und als Dateneingang verwendet. Die Eingänge 1C und 2C werden zu C extern verknüpft und als Selektionseingang verwendet.
Über den Dateneingang G werden Informationen angeboten und an den Ausgängen $2Q_0$ bis $1Q_3$ angezeigt, welche über die Selektionseingänge A, B, C binär ausgewählt werden. Dadurch wird eine Serien-Parallel-Umsetzung von 1 Leitung auf 8 Leitungen verwirklicht.

Statische Kenndaten
im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung bei FLY 151/155	U_{QH}	U_S=4,75 V, U_{IH}=2,0 V, $-I_{QH}$=800 µA	2,4	3,4		V
H-Ausgangsstrom bei FLY 161/165 pro Ausgang	I_{QH}	U_S=4,75 V, U_{IH}=2,0 V, U_{QH}=5,5 V			250	µA
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, U_{IL}=0,8 V, I_{QL}=16 mA		0,2	0,4	V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom bei FLY 151/155 pro Ausgang	$-I_Q$	U_S=5,25 V	18		57	mA
Speisestrom	I_S	U_S=5,25 V		25	40	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
FLY 151/155						
Signal-Laufzeiten						
von A, B, 2C, 1G, 2G nach Q	t_{PLH}			13	20	ns
	t_{PHL}			18	27	ns
von A oder B bei 3 Zustands-	t_{PLH}	R_L=400 Ω, C_L=15 pF		21	32	ns
änderungen nach Q	t_{PHL}			21	32	ns
von 1C nach Q	t_{PLH}			16	24	ns
	t_{PHL}			20	30	ns
FLY 161/165						
Signal-Laufzeiten						
von A, B, 2C, 1G, 2G nach Q	t_{PLH}			15	23	ns
	t_{PHL}			20	30	ns
von A oder B bei 3 Zustands-	t_{PLH}	R_L=400 Ω, C_L=15 pF		23	34	ns
änderungen nach Q	t_{PHL}			23	34	ns
von 1C nach Q	t_{PLH}			18	27	ns
	t_{PHL}			22	33	ns

Logisches Verhalten

H-Ausgangslastfaktor bei FLY 151/155 pro Ausgang	F_{QH}				20	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				10	
Eingangslastfaktor pro Eingang	F_I				1	

Logisches Verhalten als Zwei 2-Bit-Binärdekoder und Zweifach Demultiplexer

Daten-Selektions-Eingang		Strobe	Daten-Eingang	Ausgänge				Strobe	Daten-Eingang	Ausgänge			
B	A	1G	1C	$1Q_0$	$1Q_1$	$1Q_2$	$1Q_3$	2G	2C	$2Q_0$	$2Q_1$	$2Q_2$	$2Q_3$
X	X	H	X	H	H	H	H	H	X	H	H	H	H
L	L	L	H	L	H	H	H	L	L	L	H	H	H
L	H	L	H	H	L	H	H	L	L	H	L	H	H
H	L	L	H	H	H	L	H	L	L	H	H	L	H
H	H	L	H	H	H	H	L	L	L	H	H	H	L
X	X	X	L	H	H	H	H	X	H	H	H	H	H

X = H- oder L-Signal

FLY 151 – 74155
FLY 155 – 84155
FLY 161 – 74156
FLY 165 – 84156



Anschlußanordnung
Ansicht von oben

Blockschaltbild



Logisches Verhalten als 3-Bit-Binärdekoder und Einfacher Demultiplexer

Daten-Selektions-Eingang			Strobe oder Daten-Eing.	Ausgänge							
C[1])	B	A	G[2])	$2Q_0$	$2Q_1$	$2Q_2$	$2Q_3$	$1Q_0$	$1Q_1$	$1Q_2$	$1Q_3$
X	X	X	H	H	H	H	H	H	H	H	H
L	L	L	L	L	H	H	H	H	H	H	H
L	L	H	L	H	L	H	H	H	H	H	H
L	H	L	L	H	H	L	H	H	H	H	H
L	H	H	L	H	H	H	L	H	H	H	H
H	L	L	L	H	H	H	H	L	H	H	H
H	L	H	L	H	H	H	H	H	L	H	H
H	H	L	L	H	H	H	H	H	H	L	H
H	H	H	L	H	H	H	H	H	H	H	L

X= H- oder L-Signal
[1]) C= 1C und 2C extern verknüpft
[2]) G= 1G und 2G extern verknüpft

Bestellbezeichnungen

FLY 171: Q67000-Y76
FLY 175: Q67000-Y77

FLY 171 - 74157
FLY 175 - 84157

Vierfach 2-Bit-Daten-Selektor/Multiplexer

Der Baustein FLY 171/175 nimmt über die 4 Eingangspaare A_1, B_1 bis A_4, B_4 Informationen auf und gibt sie abhängig vom Freigabeeingang FE und dem Selektionseingang S an den Ausgängen Q_1 bis Q_4 ab. H-Signal am Freigabeeingang FE legt die Ausgänge Q_1 bis Q_4 auf L-Signal.

Statische Kenndaten im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=800 µA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=16 mA		0,2	0,4	V
Statische Störsicherheit	U_{SS}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	18		55	mA
Speisestrom	I_S	U_S=5,25 V		30	48	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Signal-Laufzeiten von A, B nach Q	t_{PHL}	C_L=15 pF, R_L=400 Ω		9	14	ns
	t_{PLH}			9	14	ns
Signal-Laufzeiten von FE nach Q	t_{PHL}			14	21	ns
	t_{PLH}			13	20	ns
Signal-Laufzeiten von S nach Q	t_{PHL}			18	27	ns
	t_{PLH}			15	23	ns

Logische Daten

H-Ausgangslastfaktor pro Ausgang	F_{QH}		20
L-Ausgangslastfaktor pro Ausgang	F_{QL}		10
Eingangslastfaktor pro Eingang	F_I		1

FLY 171 – 74157
FLY 175 – 84157



Anschlußanordnungen
Ansicht von oben

Blockschaltbild:



Logisches Verhalten:

Freigabe-Eingang FE	Selektions-Eingang S	Daten-Eingänge A	Daten-Eingänge B	Daten-Ausgänge Q
H	X	X	X	L
L	L	L	X	L
L	L	H	X	H
L	H	X	L	L
L	H	X	H	H

X = H- oder L-Signal

Bestellbezeichnungen

FLY 181: Q67000-Y98
FLY 185: Q67000-Y127

FLY 181 – 74120
FLY 185 – 84120

Zweifach Impuls-Synchronisierer

Der Baustein FLY 181/185 nimmt asynchrone oder manuelle Signale an den Eingängen S_1 und S_2 auf und synchronisiert diese mit Hilfe eines Systemtaktes am Eingang T. Die Taktimpulse erscheinen an den Ausgängen Q und $\bar{Q}$ abhängig von den Eingängen R und M.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$ =12 mA			1,5	V
H-Ausgangsspannung	U_{QH}	U_S=4,75 V, $-I_{QH}$=2,4 mA	2,4	3,4		V
L-Ausgangsspannung	U_{QL}	U_S=4,75 V, I_{QL}=48 mA		0,2	0,4	V
Statische Störsicherheit	U_{SS}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom an T	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			80	µA
H-Eingangsstrom der übrigen Eingänge	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V	0,12	0,2	0,36	mA
L-Eingangsstrom an T	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			3,2	mA
L-Eingangsstrom der übrigen Eingänge	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			2,1	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	U_S=5,25 V	35		90	mA
Speisestrom	I_S	U_S=5,25 V		51	90	mA
Schaltzeiten bei U_S=5 V, T_U=25 °C						
Haltezeit						
an allen Eingängen außer M	t_H		3			ns
an M	t_H		20			ns
Vorbereitungszeit						
an allen Eingängen außer M	t_V		12			ns
an M	t_{VH}		0			ns
	t_{VL}		12			ns
Signal-Laufzeit						
von T nach Q	t_{PHL}	C_L=45 pF, R_L=133 Ω		17	25	ns
	t_{PLH}			14	22	ns
von T nach $\bar{Q}$	t_{PHL}			8	13	ns
	t_{PLH}			10	16	ns
Logische Daten						
H-Ausgangslastfaktor pro Ausgang	F_{QH}				60	
L-Ausgangslastfaktor pro Ausgang	F_{QL}				30	
Eingangslastfaktor an T	F_I				2	
Eingangslastfaktor der übrigen Eingänge	F_I				4,5	

FLY 181
FLY 185



Anschlußanordnung
Ansicht von oben

Blockschaltbild



Impulsdiagramme

Starten, Passieren und Stoppen der Ausgangsimpulse durch die $\overline{S}$-Eingänge; dabei M und $\overline{R}$ auf L-Signal, unbenützte $\overline{S}$-Eingänge auf H-Signal.



Starten und Passieren der Ausgangsimpulse durch die $\overline{S}$-Eingänge, Stoppen und Sperren der Ausgangsimpulse durch den $\overline{R}$-Eingang; dabei M auf L-Signal, unbenützte $\overline{S}$-Eingänge auf H-Signal.



Starten und Passieren eines Taktimpulses; dabei M und unbenützte $\overline{S}$-Eingänge auf H-Signal.



Starten und Passieren der Ausgangsimpulse durch die $\overline{S}$-Eingänge; Stoppen und Sperren der Ausgangsimpulse durch den M-Eingang; dabei $\overline{R}$ und unbenützte $\overline{S}$-Eingänge auf H-Signal.



74284
74285

Bestellbezeichnungen

74284: Q67000-M924
74285: Q67000-M926

Zweifach 4-Bit-Parallel-Multiplizierer

Die Bausteine 74284 und 74285 werden zu einem 4×4-Bit-Multiplizierer zusammengeschaltet; dieser kann durch weitere Beschaltung zu einem beliebigen NxM-Multiplizierer erweitert werden.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V			0,8	V
Eingangsklemmspannung	$-U_I$	U_S=4,75 V, $-I_I$=12 mA			1,5	V
L-Ausgangsspannung	U_{OL}	U_S=4,75 V, I_{OL}=16 mA			0,45	V
Statische Störsicherheit	U_{SS}		0,4	1,0		V
Eingangsstrom pro Eingang	I_I	U_S=5,25 V, U_I=5,5 V			1	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25 V, U_{IH}=2,4 V			40	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V, U_{IL}=0,4 V			1,0	mA
H-Ausgangsstrom pro Ausgang	I_{OH}	U_S=4,75 V, U_{OH}=5,5 V U_{IL}=0,8 V, U_{IH}=2,0 V			40	µA
Speisestrom	I_S	U_S=5,25 V		92	130	mA

Schaltzeiten bei U_S=5 V, T_U=25 °C

Signal-Laufzeiten von FE nach Q	t_{PHL}			20	30	ns
	t_{PLH}	C_L=30 pF,		20	30	ns
von A, B, C, D nach Q	t_{PHL}	R_{L1}=300 Ω		40	60	ns
	t_{PLH}	R_{L2}=600 Ω		40	60	ns

Logische Daten

Ausgangslastfaktor pro Ausgang	F_Q				10	
Eingangslastfaktor pro Eingang	F_I				1	

Anschlußanordnungen, Ansicht von oben

74284



74285



A, B, C, D = Eingänge; F = Freigabe; Q = Ausgänge

Anwendungsbeispiele

4×4-Bit-Multiplizierer



74284
74285

8×8-Bit-Multiplizierer



FLH 401:

S_3	S_2	S_1	S_0	M	A=B und $\overline{C_{n+4}}$
H	L	L	H	L	nicht verwendet

FLH 411:

X_3, Y_3, C_{n+z}, G, P — nicht verwendet

A, B, C, D = 4×4-Bit Multiplizierer

Prüfschaltungen (Schaltglieder)



Prüfschaltung 1



Prüfschaltung 2



Prüfschaltung 3



Prüfschaltung 4



Prüfschaltung 5



Prüfschaltung 6



Prüfschaltung 7



Prüfschaltung 8



Prüfschaltung 9

FL 100



Prüfschaltung 10



Prüfschaltung 11



Prüfschaltung 12



Prüfschaltung 13



Prüfschaltung 14



Prüfschaltung 15



Prüfschaltung 16



Prüfschaltung 17



Prüfschaltung 18



Prüfschaltung 19



Prüfschaltung 20



Prüfschaltung 21

Prüfschaltungen für Schaltzeiten (Schaltglieder)



Prüfschaltung 22

Anmerkung zur Prüfschaltung 22:
Für FLH 141: R=130 Ω, C_2=150 pF
Bei UND/ODER-Gliedern wird ein Eingang des nichtangesteuerten UND-Gliedes auf Masse gelegt
Anmerkung zu Prüfschaltung 22 und 23:
Generatorkenndaten: t_r=t_f<5 ns, t_p=0,5 µs, f=1 MHz
C_1 beinhaltet Tastkopf und Aufbaukapazitäten



Prüfschaltung 23



Impulsdiagramm
für Prüfschaltungen
22 und 23

FL 100

Prüfschaltungen (Flipflops)



Prüfschaltung 24

Jeder Ausgang wird getrennt getestet



Prüfschaltung 25

U_{IH} an	Masse M	kurzzeitig M, dann statisch 4,5V
J_1 od. J^1)	$T, \bar{R}, J_2, J_3$	
J_2	$T, \bar{R}, J_1, J_3$	
J_3	$T, \bar{R}, J_1, J_2$	
K_1 od. K^1)	$T, \bar{S}, K_2, K_3$	$\bar{R}^2$)
K_2	$T, \bar{S}, K_1, K_3$	
K_3	$T, \bar{S}, K_1, K_2$	
$\bar{R}$	T, J_1 od. J^1), J_2, J_3	
$\bar{S}$	T, K_1, K_2, K_3	
T	$\bar{S}, \bar{R}, J_1$ od. J^1), J_2, J_3, K_1 od. K^1), K_2, K_3	

I_S: U_{IH} an alle Eingänge

Anmerkung für Prüfschaltungen:

1) UND-Gatter (gestrichelte Linien) gelten nur für FLJ 111; FLJ 121, FLJ 131 haben direkte J- und K-Eingänge. FLJ 121 hat keinen Stelleingang

2) Gilt nur für die Prüfung des FLJ 121



Prüfschaltung 26

U_{IL} an	kurzzeitig M, dann statisch 4,5 V	4,5 V	Masse M
J_1 od. J^1)	$\bar{R}$	T, J_2, J_3	
J_2	$\bar{R}$	T, J_1, J_3	
J_3	$\bar{R}$	T, J_1, J_2	
K_1 od. K^1)	$\bar{S}$	T, K_2, K_3	$\bar{Q}^2$)
K_2	$\bar{S}$	T, K_1, K_3	
K_3	$\bar{S}$	T, K_1, K_2	
$\bar{R}$		K_2, K_3	
$\bar{S}$		K_1 od. K^1)	
T	$\bar{S}$	J_1 od. J^1)	
T	$\bar{R}$	J_2, J_3	

Für FLJ 121 und FLJ 131 werden alle Eingänge des unbenutzten Flipflops auf Masse gelegt.



Prüfschaltung 27



Prüfschaltung 28

Prüfschaltung für $\bar{Q}$. Zur Prüfung von Q sind alle Eingänge offen, $\bar{Q}$ liegt an Masse, max. Prüfzeit 100 ms.

Prüfschaltungen für Schaltzeiten (Flipflops)



Prüfschaltung 29

Impulsdiagramm





Prüfschaltung 30



Impulsdiagramm

Anmerkungen zu Prüfschaltung 29 und 30.

1. Generatorkenndaten: U_{IL}=0,4 V, U_{IH}=2,4 V, t_{THL}=t_{TLH} ≦ 5 ns, t_{pT}=40 ns, t_{pR}=t_{pS}=25 ns, f=1 MHz. Beim Test von f_Z variiere f.
2. C_1 beinhaltet Tastkopf und Aufbaukapazität.

FL 100



Prüfschaltung 30 a

Impulsdiagramm



Anmerkungen:

1. Generatorkenndaten: U_{IL}=0,4 V, U_{IH}=2,4 V, t_{TLH}=t_{THL} ≦ 5 ns, t_{pT}=40 ns, f=1 MHz. Beim Test von f_Z variiere f.
2. Impuls 1 gilt für t_{PLHT} an Q und t_{PHLT} an $\bar{Q}$. Impuls 2 gilt für t_{PLHT} an $\bar{Q}$ und t_{PHLT} an Q. Dabei ist t_V=20 ns, t_H=5 ns, t_{pD}=60 ns, f=0,5 MHz.
3. C_1 beinhaltet Tastkopf- und Aufbaukapazität.

Prüfschaltungen (Flipflops)



Prüfschaltung 31

Jeder Ausgang wird getrennt getestet



Prüfschaltung 32

U_{IH} an	4,5 V	Masse M	kurzzeitig M dann statisch 4,5 V
D	T	$\overline{R}$	
$\overline{R}$		D, Q, T	
$\overline{S}$	D, $\overline{R}$		T
T		$\overline{R}$	
I_S		D, T	



Prüfschaltung 33

U_{IH} an	4,5 V	Masse M
D	$\overline{R}$, T	S
$\overline{S}$	$\overline{R}$, T	D
$\overline{R}$	D, T	
T	$\overline{S}$, $\overline{R}$	D

FL 100



Prüfschaltung 34



Jedes Flipflop und jeder Ausgang wird getrennt getestet

Prüfschaltung 39



Jeder Ausgang wird getrennt getestet

Prüfschaltung 36



Jeder Ausgang wird getrennt getestet

Prüfschaltung 37



Prüfschaltung 38

1. Jeder Eingang wird getrennt getestet.
2. Bei I_{IH}-Test an D muß T geerdet werden und umgekehrt.



Prüfschaltung 40

Gehäuse-Bauformen der TTL-Serie-FL100



Plastik Steckgehäuse 20A14 DIN 41866
14 Anschlüsse
Gewicht etwa 1,1 g



Plastik Steckgehäuse 20A16 DIN 41866
16 Anschlüsse
Gewicht etwa 1,2 g

Gehäuse-Bauformen der TTL-Serie-FL 100



Plastik Steckgehäuse 20B24 DIN 41866
24 Anschlüsse
Gewicht etwa 3 g

2. ECL-Serie (Emitter-Coupled-Logic)

Allgemeine Angaben zur ECL-Serie FY 100

Die ECL-Serie FY 100 umfaßt drei NOR/OR-Glieder, FYH 104, FYH 124 und FYH 134. Die ECL-Serie (Emitter-gekoppelte-Logik) ist eine ungesättigte Logikfamilie und ermöglicht den Aufbau digitaler Systeme mit sehr kurzen Verzögerungszeiten. Die Serie wird im Keramik-Flachgehäuse 21C14 DIN 41865 (TO 87) geliefert.

Folgende Grenzdaten gelten für alle Typen:

		untere Grenze B	obere Grenze A	Einheit
Speisespannung	U_S	–7	0	V
Eingangsspannung	U_I	–5	+2	V
Betriebstemperatur	T_U	10	60	°C
Lagertemperatur	T_S	–40	150	°C

Meßschaltung für Schaltzeiten



Impulsdiagramm



* für U_G gilt: $t_p \sim 100$ ns, $t_{TLH} = t_{THL} = 5$ ns, $f = 1$ MHz

Keramik-Flachgehäuse
21C14 DIN 41865 (TO-87)



Gewicht etwa 0,35 g
Maße mm

FYH 104
FYH 114
FYH 124
FYH 134

NOR/OR-Glieder (vorläufige Daten)

FYH 104, NOR/OR-Glied mit 8 Eingängen
FYH 114, 4 NOR-Glieder mit je 2 Eingängen
FYH 124, 2 NOR/OR-Glieder mit je 4 Eingängen mit Emitterwiderstand im Ausgang
FYH 134, 2 NOR/OR-Glieder mit je 4 Eingängen ohne Emitterwiderstand im Ausgang, für wired-OR-Verbindung

Statische Kenndaten, bei $U_S = -5$ V, $T_U = 25$ °C
bei FYH 104 wird Anschluß 4 mit 5 und 1 mit 14 verbunden
bei FYH 114 wird Anschluß 1 mit 500 Ω an Anschluß 3 gelegt
bei FYH 134 wird Anschluß 4 bzw. 1 mit je 500 Ω an Anschluß 3 gelegt

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
H-Eingangsspannung	U_{IH}		–1,0			V
L-Eingangsspannung	U_{IL}				–1,4	V
H-NOR-Ausgangsspannung[1])	$\overline{U_{QH}}$	$U_{IH} = -1{,}6$ V	–0,85		–0,74	V
L-NOR-Ausgangsspannung[1])	$\overline{U_{QL}}$	$U_{IL} = -0{,}8$ V	–1,69		–1,53	V
H-OR-Ausgangsspannung[1])	U_{QH}	$U_{IL} = -0{,}8$ V	0,85		–0,74	V
L-OR-Ausgangsspannung[1])	U_{QL}	$U_{IH} = -1{,}6$ V	–1,69		–1,53	V
Eingangsstrom pro Eingang	I_I	$U_I = -0{,}8$ V			200	µA
Speisestrom FYH 104	I_S			25	30	mA
Speisestrom FYH 114	I_S			45	55	mA
Speisestrom FYH 124	I_S			45	52,5	mA
Speisestrom FYH 134	I_S	Anschluß 1 und 4 offen		35	47	mA

Schaltzeiten bei $U_S = -5$ V, $F_Q = F_I = 1$, $T_U = 25$ °C

NOR-Signal-Laufzeit	t_{PLH}				7,7	ns
	t_{PHL}				10,8	ns
OR-Signal-Laufzeit	t_{PLH}				7,7	ns
	t_{PHL}				10,8	ns
Signal-Übergangszeit	t_{TLH}				7,0	ns
Signal-Übergangszeit	t_{THL}				11,5	ns

[1]) Bei Spannungsangaben bedeutet die untere Grenze $-U$ Volt eine Spannung von $-U$ Volt oder positiver und die obere Grenze $-U$ Volt eine Spannung von $-U$ Volt oder negativer.

Bestellbezeichnung
Q67000-H187

FYH 104

NOR/OR-Glied mit acht Eingängen



Anschlußanordnung
Ansicht von oben

Schaltschema



Q_1, Q_1' = NOR-Ausgang
Q_2, Q_2' = OR-Ausgang

Logische Daten		obere Grenze A
Ausgangslastfaktor	F_Q	10
Eingangslastfaktor	F_I	1
Logische Funktion	$Q_1 = \bar{Q}_2 = \overline{A \vee B \vee C \vee D \vee E \vee F \vee G \vee H}$	

FYH 114

Bestellbezeichnung
Q67000–H879

4 NOR-Glieder mit je 2 Eingängen



Anschlußanordnung
Ansicht von oben

Schaltschema (ein Glied)



Emitterwiderstand R_E nur an den Ausgängen 4, 9 und 10

Logische Daten		obere Grenze A
Ausgangslastfaktor	F_Q	10
Eingangslastfaktor	F_I	1
Logische Funktion	Q	$= \overline{A \vee B}$

Bestellbezeichnungen

FYH 124: Q67000–H188
FYH 134: Q67000–H189

FYH 124
FYH 134

Zwei NOR/OR-Glieder mit je vier Eingängen



Anschlußanordnung
Ansicht von oben

Schaltschema (ein Glied)



Emitterwiderstand R_E nur bei FYH 124

Q_1 = NOR-Ausgang
Q_2 = OR-Ausgang

Logische Daten		obere Grenze A
Ausgangslastfaktor	F_Q	10
Eingangslastfaktor	F_I	1
Logische Funktion	$Q_1 = \overline{Q_2} = \overline{A \vee B \vee C \vee D}$	

LSL-Schaltungen

FZ 100

3. LSL-Serie (Langsame-störsichere-Logik)

Vorwort

FZ 100 ist eine Serie langsamer störsicherer Logikbausteine in monolithisch integrierter Halbleitertechnik. Durch Verwendung einer Zenerdiode im Eingang und durch Vergrößerung der Kollektorkapazität des Eingangstransistors erreicht man zusammen mit einer hohen Versorgungsspannung von U_S=12 V bzw. 15 V ein gutes statisches und dynamisches Störverhalten der integrierten Schaltungen. Die Schaltzeiten sind mit einem Kondensator einstellbar. Dies bringt eine zusätzliche Erhöhung der dynamischen Störsicherheit. Die Serie FZ 100 ist somit besonders für den Einsatz bei stark störgefährdetem Betrieb geeignet, wenn es weniger auf hohe Schaltgeschwindigkeit als auf große Störsicherheit ankommt.

1. Beschreibung der statischen Daten

1.1 Grenzdaten

Grenzdaten sind absolute Grenzwerte, bei deren Überschreitung auch nur eines Wertes die integrierte Schaltung zerstört werden kann. Grenzdaten gelten bei T_U=25 °C, wenn nicht anders angegeben.

1.2 Kenndaten

Typische Kenndaten sind statistisch erfaßte Mittelwerte, die durch Angabe eines garantierten Streubereiches ergänzt werden (worst case). Sie gelten bei der Versorgungsspannung U_S=12 V bzw. 15 V und bei der Umgebungstemperatur T_U=25 °C, wenn nicht anders angegeben.

1.3 Charakteristische Kennlinien

1.3.1 Übertragungskennlinie

Bild 1 zeigt die Übertragungskennlinie $U_Q=f(U_I)$. Sie hängt nur wenig von der Ausgangsbelastung ab, die folgende Werte annehmen darf:

	L-Zustand	H-Zustand
Schaltglieder außer FZH 151	F_{QL} = 10	F_{QH} = 100
FZH 151	F_{QL} = 16	F_{QH} = 100
Leistungsglieder	F_{QL} = 30	F_{QH} = 100
Flipflop	F_{QL} = 10	F_{QH} = 100
Pegelumsetzer	F_{QL} = 10	

Die unterschiedlichen Ausgangsfächer bei L und H ermöglichen es, offene Eingänge parallel zu schalten, um Störeinkopplungen zu vermeiden. Parallel geschaltete Eingänge belasten dann den Ausgang zusätzlich nur im H-Zustand mit dem Diodensperrstrom.
Damit die Schaltglieder sicher umschalten, muß das Eingangssignal einen bestimmten Spannungspegel (Schwellenwert) erreichen. Dieser Schwellenwert ergibt sich graphisch im Schnittpunkt der Übertragungskennlinie mit der Geraden $U_I=U_Q$ (Bild 1).



Bild 1 Übertragungskennlinie eines Schaltgliedes.
$U_Q = f(U_I)$ bei $U_S = 12$ und 15 V



Bild 2 Eingangskennlinie eines Schaltgliedereingangs.
$I_I = f(U_I)$ bei $U_S = 12$ und 15 V

1.3.2 Eingangskennlinie

Bild 2 zeigt die Eingangskennlinie $I_I = f(U_I)$ für die beiden Speisespannungen $U_S = 12$ V bzw. 15 V. Sie lassen sich in 3 Bereiche unterteilen:

1. Bei H fließt ein kleiner Eingangssperrstrom (ca. 1 µA) in den Eingang hinein. Die Durchbruchsspannung der Dioden beträgt typisch 30 V.
2. Bei L fließt der Eingangsstrom aus dem Eingang heraus.
3. Bei negativen Eingangsspannungen öffnen die Substratdioden am Eingang, so daß der Eingangsstrom stark ansteigt. Da für die verschiedenen Bausteine unterschiedliche maximal zulässige negative Werte gelten, werden sie im einzelnen unter den Grenzdaten aufgeführt.
   Die Eingangskennlinien sind unabhängig von der Ausgangsbelastung, da keine Rückwirkung auf den Eingang besteht. Für den TTL-LSL-Pegelumsetzer FZH 181 gelten die TTL-Eingangskennlinien (Bild 2, FL 100 – Vorwort), für den LSL-TTL-Pegelumsetzer FZH 161 die LSL-Eingangskennlinien.

1.3.3 Ausgangskennlinien

Bild 3 zeigt die Ausgangskennlinie $U_{QL}=f(I_{QL})$ im L-Zustand. Der Strom I_{QL} fließt in das Schaltglied hinein.

Aus dieser typischen Kennlinie ist zu entnehmen, daß der Ausgangsstrom den im Datenblatt bei der Grenzspannung U_{QL}=1,7 V angegebenen Laststrom I_{QL}=15 bzw. 18 mA bei F_Q=10 überschreiten darf. Es muß jedoch darauf geachtet werden, daß die Gesamtverlustleistung von 500 mW pro Gehäuse nicht überschritten wird.

Bild 4 zeigt die Ausgangskennlinie im H-Zustand $U_{QH}=f(I_{QH})$. Dabei fließt der Strom I_{QH} aus dem Schaltglied heraus. Ein gleichzeitiger Kurzschluß mehrerer Ausgänge eines Bausteins ist unzulässig. Bei Bausteinen ohne Kurzschlußstrombegrenzung beträgt die maximale Kurzschlußdauer 1 s. Der gestrichelt gezeichnete Teil der Kurve gilt für Bausteine mit Kurzschlußstrombegrenzung. Eine Überlastung der Bausteine ist damit sicher vermieden.



Bild 3 Ausgangskennlinie des L-Pegels eines Schaltgliedes. $U_{QL}=f(I_{QL})$ bei U_S=12 und 15 V



Bild 4 Ausgangskennlinie des H-Pegels $U_{QH}=f(I_{QH})$ bei U_S=12 und 15 V
—— FZH 101 bis FZH 171
FZJ 101 und FZJ 111
---- FZH 191 bis FZH 291
und FZJ 121 bis FZJ161

1.4 Statische Störsicherheit

Die statische Störsicherheit charakterisiert das Verhalten eines Schaltgliedes gegenüber Störungen, die länger als die mittlere Schaltverzögerungszeit einwirken. Sie gibt den zulässigen Spannungshub an, der den logischen Zustand eines Schaltgliedes noch nicht verändert. Anhand der Übertragungskennlinie (Bild 1) lassen sich die typischen Werte der statischen Störsicherheit U_{ss} ermitteln.

Für den L-Zustand ergibt sich:
bei U_S = 12 V: $U_{ssL} = U_{S1} - U_{IL}$ = 5,9 – 0,9 = 5,0 V
bei U_S = 15 V: $U_{ssL} = U_{S2} - U_{IL}$ = 5,6 – 0,9 = 4,7 V

und für den H-Zustand:
bei U_S = 12 V: $U_{ssH} = U_{QH} - U_{S1}$ = 11,3 – 5,9 = 5,4 V
bei U_S = 15 V: $U_{ssH} = U_{QH} - U_{S2}$ = 14,3 – 5,6 = 8,7 V

Unter Eckbedingungen (worst case) ergibt sich der garantierte Störabstand:
$U_{ssL} = U_{IL} - U_{QL}$ = 4,5 – 1,7 = 2,8 V bei U_S = 12 und 15 V
$U_{ssH} = U_{QH} - U_{IH}$ = 10 – 7,5 = 2,5 V bei U_S = 12 V und
$U_{ssH} = U_{QH} - U_{IH}$ = 12 – 7,5 = 4,5 V bei U_S = 15 V

2. Beschreibung der dynamischen Daten

2.1 Allgemeines

Durch die besondere Geometrie des Eingangstransistors der LSL-Bausteine ist die Kollektorkapazität groß. Dies ergibt lange Schaltzeiten und damit eine hohe dynamische Störsicherheit. Bei den Bausteinen mit N-Anschluß ist es möglich, mit einer Integrierkapazität C_N die Schaltzeiten zu verlängern und somit die dynamische Störsicherheit noch zu erhöhen. Bei Schaltgliedern wird der Kondensator zwischen Ausgang Q und N-Anschluß geschaltet. Bei den Flipflops FZJ 101/105 legt man ihn zwischen die Anschlüsse Q und N_Q bzw. $\overline{Q}$ und $N_{\overline{Q}}$; bei FZJ 111/115 können zusätzlich die Anschlüsse N_J, $N_{\overline{J}}$ und N_K, $N_{\overline{K}}$ mit einem Kondensator beschaltet werden. Die Integrierkapazität C_N kann beliebig große Werte annehmen. Bei höher integrierten Bausteinen wie FZK 101/105, FZJ 141/145, FZJ 151/155 und FZJ 161/165 wird C_N zwischen N-Anschluß und Masse O_S geschaltet. Der entsprechende Grenzwert für C_N ist dabei zu beachten. Bild 5 zeigt die Verlängerung der Schaltzeiten t_S in Abhängigkeit von der Integrierkapazität C_N.



t_{TLH} Signal-Übergangszeit

t_{THL} Signal-Übergangszeit

t_P Mittlere Signal-Laufzeit $\frac{t_{PHL}+t_{PLH}}{2}$

Bild 5 Verlängerung der Schaltzeiten in Abhängigkeit von der Integrierkapazität $t_S=f(C_N)$ bei $U_S=12V$.



Bild 6 Abhängigkeit der Schaltzeiten von der Lastkapazität $t_S=f(C_L)$ bei $U_S=12V$.

2.2 Schaltzeiten

Die Signal-Laufzeit t_{PLH} gibt die Impulsverzögerung zwischen Eingangs- und Ausgangsspannung an, wenn der Ausgang von L auf H-Signal geht. Entsprechendes gilt für die Signal-Laufzeit t_{PHL}, bei der der Ausgang von H auf L-Signal schaltet. Die Messung der Laufzeiten ist auf die 4,5 V-Punkte bezogen.

Die Signal-Übergangszeiten t_{TLH} und t_{THL} der Impulsflanken werden zwischen den 10%- und 90%-Punkten ermittelt. Die Paarlaufzeit t_p gibt die Signalverzögerung an, die zwei hintereinandergeschaltete invertierende Verknüpfungsglieder bewirken. Am Ende der Kette entsteht also ein verzögertes Signal, das mit der Eingangsspannung phasengleich ist: $t_p=t_{PLH}+t_{PHL}$.

Aufgrund der niederohmigen Ausgangswiderstände in beiden logischen Zuständen sind die Schaltzeiten weitgehend unabhängig von Lastkapazitäten (Bild 6). Dadurch ist es möglich, Schaltglieder über lange Leitungen, die im wesentlichen eine kapazitive Last darstellen, zu verbinden. Die Schaltzeiten bleiben in weitem Bereich unverändert.

Die Bilder 7 bis 11 zeigen die Signal-Laufzeiten sowie die Signal-Übergangszeiten in Abhängigkeit von der Speisespannung U_S über den Betriebsspannungsbereich von 11,4 bis 17 V.



Bild 7
Signal-Laufzeit $t_{PLH}=f(U_S)$
Signal-Laufzeit $t_{PHL}=f(U_S)$
für NAND-Glieder.



Bild 8
Signal-Laufzeit $t_{PLH}=f(U_S)$
für Flipflop.



Bild 9
Signal-Laufzeit
$t_{PHL} = f(U_S)$
für Flipflop.



Bild 10
Signal-Übergangszeit
$t_{TLH} = f(U_S)$ für NAND-Glieder und Flipflop.



Bild 11 Signal-Übergangszeit $t_{THL}=f(U_S)$ für NAND-Glieder und Flipflop.

2.3 Dynamische Störsicherheit

Die dynamische Störsicherheit kennzeichnet das Verhalten eines Schaltgliedes gegenüber Störimpulsen, deren Dauer kurz ist im Vergleich zu der mittleren Schaltverzögerungszeit. Dabei ist die eingekoppelte Störenergie – Impulsdauer und Impulsamplitude – ausschlaggebend, ob der logische Zustand verändert wird.
Die für die Praxis wichtigsten Kriterien für die dynamische Störsicherheit sind die Eingangsempfindlichkeit und die Empfindlichkeit gegen kapazitive Störeinkopplung auf Signalleitungen, die durch Übersprechen (systemeigene Störung) oder von außen (systemfremde Störung) erfolgen kann. Der typische Wert der zulässigen Störkapazität bei systemeigenen Übersprechstörungen ist etwa 1,6 nF. Damit ist die Eigenstörsicherheit der LSL so groß, daß für ein System üblicher Größenordnung nur Fremdstörer von Bedeutung sind.

2.3.1 Eingangsempfindlichkeit

Die zulässige Dauer und Amplitude eines Störimpulses am Eingang hängen von der mittleren Signal-Laufzeit t_P des Schaltgliedes ab. Bei Störimpulsen mit Impulslängen $b < {}^1/_2\ t_P$ darf die Impulsamplitude größer sein als der statische Störabstand. Bei $b > t_P$ darf die Impulsamplitude den statischen Störabstand nicht überschreiten, t_P kann jedoch durch die Integrierkapazität C vergrößert werden.

Die Bilder 12 und 13 zeigen die Eingangsempfindlichkeit gegen Störspannungsspitzen für NAND-Glieder ohne und mit Integrierkapazität C und für den Baustein FZH 151. Aufgetragen ist die typisch zulässige Störspannung U_{st} in Abhängigkeit von der Impulsbreite b des Störimpulses. Der kritischere Fall ist dabei, wenn ein am Eingang anliegendes L-Signal gestört wird (Bild 12), da die fallende Ausgangsflanke steiler ist als die steigende. Die Länge des zulässigen Störimpulses ist also kleiner als bei Störung des H-Signals (Bild 13).



Bild 12 Grenzkurven der dynamischen Störsicherheit des L-Zustands bei Störungen am Eingang.



Bild 13 Grenzkurven der dynamischen Störsicherheit des H-Zustands bei Störungen am Eingang.

2.3.2 Kapazitive Störeinkopplung

Bei kapazitiven Einkopplungen von Störungen haben die Schaltglieder den Vorteil eines niederohmigen Gegentaktausgangs, der im Zustand L etwa 20 Ω und im Zustand H etwa 400 Ω aufweist. Daraus ergibt sich eine kleine Zeitkonstante, die ein rasches Abklingen der Störimpulse bewirkt. Die Bilder 14 und 15 zeigen die Empfindlichkeit des L- und H-Zustandes gegen kapazitive Störeinkopplung für NAND-Glieder mit und ohne Integrierkapazität C und für den Baustein FZH 151. Aufgetragen wurde die typisch zulässige Störspannung U_S in Abhängigkeit von der Koppelkapazität C_S. Der ungünstigere Fall ist hier bei Störung des H-Signals gegeben, da der Gatterausgang im H-Zustand einen höheren Innenwiderstand hat. Gestört wurde mit einer Impulsflanke von 1 ns aus einer Quelle mit etwa 1 Ω Innenwiderstand.

In den Bildern 12 bis 15 geben die fast senkrechten Kurventeile die dynamischen Störgrenzen an, d. h. bis zu diesen Werten können sich Störungen nicht auswirken. Die Kurven laufen waagrecht auf den Wert der statischen Störsicherheit aus. Als Störkriterium dient das Umschalten eines RS-Flipflops aus 2 NAND-Gliedern.



Bild 14 Grenzkurven der dynamischen Störsicherheit des L-Zustands bei kapazitiver Störeinkopplung.



Bild 15 Grenzkurven der dynamischen Störsicherheit des H-Zustands bei kapazitiver Störeinkopplung.

Allgemeine Angaben zur LSL-Serie FZ 100

Die Kenndaten in den Tabellen sind für zwei Spannungsbereiche definiert. Dabei gilt für den Spannungsbereich U_S=12 V: U_{SB}=11,4 V und: U_{SA}=13,5 V und für den Spannungsbereich U_S=15 V ein U_{SB}=13,5 V und ein U_{SA}=17,0 V. Die typischen Werte gelten bei der jeweiligen Nennspannung und einer Temperatur T_U=25 °C.

Grenzdaten		untere Grenze B	obere Grenze A	Einheit
Speisespannung außer FZH 181/185	U_S	0	18	V
Speisespannung FZH 181/185	U_S	0	7	V
Eingangsspannung außer FZH 181/185	U_I	0	18	V
Eingangsspannung FZH 181/185	U_I	0	5,5	V
Spannung am Knotenpunkt N	U_N	−1,0	0,6	V
Strom am Knotenpunkt N	I_N	−10	2,0	mA
Betriebstemperatur Bereich 1	T_U	0	70	°C
Bereich 5	T_U	−25	85	°C
Lagertemperatur	T_S	−65	150	°C

Grenzdaten, maximale negative Werte bei T_U=0 bis 70 °C

	U_I (V)	I_I (mA)	bei U_S (V)
Alle Eingänge außer N-Knotenpunkt bei allen Bausteinen außer FZH 151/155 und FZH 181/185		−25	17
Zusatz zum FZH 171/175: keine negativen Spannungen an den Erweiterungseingängen N_1			
FZH 151/155	−0,7		17
FZH 181/185	−0,5	−25	5

Die Serie FZ 100 wird im Plastik-Steckgehäuse 14 und 16 Anschlüsse geliefert (siehe Gehäuse-Bauformen der LSL-Serie)

Anwendungshinweise:

Freie Anschlüsse dürfen nicht beschaltet werden.

Anstiegs- und Abfallzeiten der Eingangssignale bei unbeschalteten Bausteinen sollen generell 1V/µs nicht unterschreiten. Beim Übergang von beschalteten auf unbeschaltete Bausteine ist darauf zu achten, daß die Ansteuerflanken ausreichend steil gemacht werden.

FZH 101 FZH 121 FZH 171
FZH 105 FZH 125 FZH 175
FZH 111 FZH 131
FZH 115 FZH 135

NAND-Glieder

FZH 101, FZH 105, Vier NAND-Glieder mit je zwei Eingängen
FZH 111, FZH 115, Vier NAND-Glieder mit je zwei Eingängen und N-Anschluß
FZH 121, FZH 125, Zwei NAND-Glieder mit je fünf Eingängen
FZH 131, FZH 135, Zwei NAND-Glieder mit je fünf Eingängen und N-Anschluß
FZH 171, FZH 175, Zwei NAND-Glieder mit je vier Eingängen, Erweiterungseingang N_1 und N-Anschluß

Statische Kenndaten

im 12-V-Bereich
im Temperaturbereich 1 und 5

		Prüfbedingungen	Prüfschaltung	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S			11,4	12,0	13,5	V
H-Eingangsspannung	U_{IH}	$U_S=U_{SB}$	1	7,5			V
L-Eingangsspannung	U_{IL}	$U_S=U_{SA}$ und U_{SB}	2			4,5	V
H-Ausgangsspannung	U_{QH}	$U_S=U_{SB}$ und U_{SA} $U_{IL}=4,5$ V, $-I_{QH}=0,1$ mA	2	10,0	11,3		V
L-Ausgangsspannung	U_{QL}	$U_S=U_{SB}$ $U_{IH}=7,5$ V, $I_{QL}=15$ mA	1		0,9	1,7	V
Statische Störsicherheit							
H-Signal	U_{ss}			2,5	5,0		V
L-Signal	U_{ss}			2,8	5,0		V
H-Eingangsstrom pro Eingang	I_{IH}	$U_S=U_{SA}$ $U_I=U_{IHA}$	3			1,0	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	$U_S=U_{SA}$ $U_{IL}=1,7$ V	4		0,8	1,5	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	$U_S=U_{SA}$ $U_I=0$ V	5	10,0	30,0	50,0	mA
H-Speisestrom pro Glied	I_{SH}	$U_S=U_{SA}$ $U_I=0$ V	6		0,9	1,6	mA
L-Speisestrom pro Glied	I_{SL}	$U_S=U_{SA}$ $U_I=U_{IHA}$	7		1,7	3,0	mA
Leistungsverbrauch pro Glied	P	$U_S=U_{SA}$ Tastverhältnis 1:1			16	31	mW

Schaltzeiten bei $U_S=12$V, $F_Q=1$, $T_U=25$°C

für die Schaltzeitgrenzen gilt ein Einzel-AQL von 1,5

Signal-Laufzeiten	t_{PLH}	$C_L=10$ pF		90	175	310	ns
	t_{PHL}			90	175	310	ns
Signal-Übergangszeiten	t_{TLH}		26	200	340	570	ns
	t_{THL}			70	120	210	ns

Statische Kenndaten

im 15-V-Bereich
im Temperaturbereich 1 und 5

		Prüfbedingungen	Prüfschaltung	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S			13,5	15,0	17,0	V
H-Eingangsspannung	U_{IH}	$U_S=U_{SB}$	1	7,5			V
L-Eingangsspannung	U_{IL}	$U_S=U_{SB}$ und U_{SA}	2			4,5	V
H-Ausgangsspannung	U_{QH}	$U_S=U_{SB}$ und U_{SA} $U_{IL}=4,5$ V, $-I_{QH}=0,1$ mA	2	12,0	14,3		V
L-Ausgangsspannung	U_{QL}	$U_S=U_{SB}$ $U_{IH}=7,5$ V, $I_{QL}=18$ mA	1		1,0	1,7	V
Statische Störsicherheit							
H-Signal	U_{ss}			4,6	8,0		V
L-Signal	U_{ss}			2,8	5,0		V
H-Eingangsstrom pro Eingang	I_{IH}	$U_S=U_{SA}$ $U_I=U_{IHA}$	3			1,0	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	$U_S=U_{SA}$ $U_{IL}=1,7$ V	4		1,0	1,8	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	$U_S=U_{SA}$ $U_I=0$ V	5	15,0	37,0	60,0	mA
H-Speisestrom pro Glied	I_{SH}	$U_S=U_{SA}$ $U_I=0$ V	6		1,2	2,1	mA
L-Speisestrom pro Glied	I_{SL}	$U_S=U_{SA}$ $U_I=U_{IHA}$	7		2,3	4,0	mA
Leistungsverbrauch pro Glied	P	$U_S=U_{SA}$ Tastverhältnis 1:1			27	52	mW

Schaltzeiten bei $U_S=15$ V, $F_Q=1$, $T_U=25$ °C

Signal-Laufzeiten	t_{PLH}	$C_L=10$ pF	26		195		ns
	t_{PHL}				140		ns
Signal-Übergangszeiten	t_{TLH}				410		ns
	t_{THL}				75		ns

FZH 101
FZH 105
FZH 111
FZH 115

Bestellbezeichnungen

FZH 101:	Q67000-H190
FZH 105:	Q67000-H250
FZH 111:	Q67000-H191
FZH 115:	Q67000-H215

Vier NAND-Glieder mit je zwei Eingängen



Anschlußanordnung
Ansicht von oben

Schaltschema (ein Glied)



Logische Daten pro Glied		obere Grenze A
H-Ausgangslastfaktor	F_{QH}	100
L-Ausgangslastfaktor	F_{QL}	10
Eingangslastfaktor, pro Eingang	F_I	1

Logische Funktion $Q=\overline{A \wedge B}$

¹) nur bei FZH 111/115

Bestellbezeichnungen

FZH 121: Q67000–H192
FZH 125: Q67000–H254
FZH 131: Q67000–H193
FZH 135: Q67000–H255

FZH 121
FZH 125
FZH 131
FZH 135

Zwei NAND-Glieder mit je fünf Eingängen



Anschlußanordnung
Ansicht von oben

Schaltschema (ein Glied)



Logische Daten pro Glied		obere Grenze A
H-Ausgangslastfaktor	F_{QH}	100
L-Ausgangslastfaktor	F_{QL}	10
Eingangslastfaktor pro Eingang	F_I	1

Logische Funktion $Q = \overline{A \wedge B \wedge C \wedge D \wedge E}$

[1]) Nur bei FZH 131/135

FZH 171
FZH 175

Bestellbezeichnungen

FZH 171: Q67000-H328
FZH 175: Q67000-H329

Zwei NAND-Glieder mit je vier Eingängen, Erweiterungseingang N_1 und N-Anschluß

An den Erweiterungseingängen N_1 können die NAND-Glieder mit Hilfe von Dioden BAW 76 beliebig erweitert werden. Dabei müssen die Anoden der Erweiterungsdioden am Anschluß N_1 parallel geschaltet werden.



Anschlußanordnung
Ansicht von oben

Schaltschema (ein Glied)



Logische Daten pro Glied		obere Grenze A
H-Ausgangslastfaktor	F_{QH}	100
L-Ausgangslastfaktor	F_{QL}	10
Eingangslastfaktor pro Eingang	F_I	1

Logische Funktion $Q = \overline{A \wedge B \wedge C \wedge D \wedge \text{Erw.}}$

Bestellbezeichnungen

FZH 141: Q67000–H194
FZH 145: Q67000–H256

FZH 141
FZH 145

Zwei NAND-Leistungsglieder mit je fünf Eingängen und N-Anschluß

Es gelten die Daten wie FZH 131/135 mit Ausnahme der hier angegebenen Werte.

Statische Kenndaten
im 12-V-Bereich
im Temperaturbereich 1 und 5

		Prüfbedingungen	Prüfschaltung	untere Grenze B	typ	obere Grenze A	Einheit
L-Ausgangsspannung	U_{QL}	$U_S = U_{SB}$ $U_{IH} = 7{,}5\,V$, $I_{QL} = 45\,mA$	1		1,3	1,7	V

Statische Kenndaten
im 15-V-Bereich
im Temperaturbereich 1 und 5

L-Ausgangsspannung	U_{QL}	$U_S = U_{SB}$ $U_{IH} = 7{,}5\,V$, $I_{QL} = 54\,mA$	1		1,4	1,7	V

Logische Daten pro Glied

H-Ausgangslastfaktor	F_{QH}		100
L-Ausgangslastfaktor	F_{QL}		30
Eingangslastfaktor pro Eingang	F_I		1

Logische Funktion $Q = \overline{A \wedge B \wedge C \wedge D \wedge E}$



Anschlußanordnung
Ansicht von oben



Schaltschema (ein Glied)

FZH 151
FZH 155

Bestellbezeichnungen

FZH 151: Q67000-H195
FZH 155: Q67000-H260

Zwei UND/ODER-Kombinationsglieder mit N-Anschluß

Der Baustein FZH 151/155 ist ein UND/ODER-Kombinationsglied, mit dem folgende Schaltungen realisiert werden können: Flipflop, Zähler und Frequenzteiler, Schieberegister, Addierschaltungen, Verzögerungsschaltungen. Der Baustein kann bis zu einer minimalen Speisespannung von U_S=10 V betrieben werden.

Statische Kenndaten
im 12-V-Bereich
im Temperaturbereich 1 und 5

		Prüfbedingungen	Prüfschaltung	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S			11,4	12,0	13,5	V
H-Eingangsspannung	U_{IH}	$U_S=U_{SB}$	15	7,5			V
L-Eingangsspannung	U_{IL}	$U_S=U_{SB}$	16			4,5	V
H-Ausgangsspannung	U_{OH}	$U_S=U_{SB}$, U_{IL}=4,5 V, $-I_{OH}$=0,1 mA	16	10,0	11,3		V
L-Ausgangsspannung	U_{OL}	$U_S=U_{SB}$, U_{IH}=7,5 V, I_{OL}=30 mA	15		0,9	1,7	V
Statische Störsicherheit							
H-Signal	U_{ss}			2,5	5,0		V
L-Signal	U_{ss}			2,8	5,0		V
H-Eingangsstrom an R_1, C_1, R_2, C_2	I_{IH}	$U_S=U_{SA}$, $U_I=U_{IHA}$	17			2,0	µA
H-Eingangsstrom an übrige Eingänge	I_{IH}	$U_S=U_{SA}$, $U_I=U_{IHA}$	17			1,0	µA
L-Eingangsstrom R_1, C_1, R_2, C_2	$-I_{IL}$	$U_S=U_{SA}$, U_{IL}=1,7 V	18		1,0	2,5	mA
L-Eingangsstrom übrige Eingänge	$-I_{IL}$	$U_S=U_{SA}$, U_{IL}=1,7 V	18		0,5	1,25	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	$U_S=U_{SA}$, U_I=0 V	19	10,0	30,0	50,0	mA
H-Speisestrom	I_{SH}	$U_S=U_{SA}$, U_I=0 V	20		14,0	22,0	mA
L-Speisestrom	I_{SL}	$U_S U_{SA}$, $U_I=U_{SA}$	21		8,0	15,0	mA
Leistungsverbrauch	P	$U_S=U_{SA}$, Tastverhältnis 1:1			132	250	mW

Schaltzeiten bei U_S=12 V, F_Q=1, T_U=25 °C

Signal-Laufzeiten	$t_{PLH\,I}$	für nichtinvertiertes Ausgangssignal	27		340		ns
	$t_{PLH\,II}$	für invertiertes Ausgangssingal			340		ns
	$t_{PLH\,III}$	für Eingang 15			270		ns
Signal-Laufzeiten	$t_{PHL\,I}$	für nichtinvertiertes Ausgangssignal			230		ns
	$t_{PHL\,II}$	für invertiertes Ausgangssignal			300		ns
	$t_{PHL\,III}$	für Eingang 15			400		ns
Signal-Übergangszeiten	t_{TLH}	C_L=10 pF			330		ns
	t_{THL}				200		ns

Statische Kenndaten
im 15-V-Bereich
im Temperaturbereich 1 und 5

		Prüfbedingungen	Prüf-schal-tung	untere Grenze B	typ	obere Grenze A	Ein-heit
Speisespannung	U_S			13,5	15,0	17,0	V
H-Eingangsspannung	U_{IH}	$U_S = U_{SB}$	15	7,5			V
L-Eingangsspannung	U_{IL}	$U_S = U_{SB}$	16			4,5	V
H-Ausgangsspannung	U_{QH}	$U_S = U_{SB}$, $U_{IL} = 4{,}5$ V, $-I_{QH} = 0{,}1$ mA	16	12,0	14,3		V
L-Ausgangsspannung	U_{QL}	$U_S = U_{SB}$, $U_{IH} = 7{,}5$ V, $I_{QL} = 30$ mA	15		1,0	1,7	V
Statische Störsicherheit							
H-Signal	U_{ss}			4,5	8,0		V
L-Signal	U_{ss}			2,8	5,0		V
H-Eingangsstrom an R_1, C_1, R_2, C_2	I_{IH}	$U_S = U_{SA}$, $U_I = U_{IHA}$	17			2,0	µA
H-Eingangsstrom übrige Eingänge	I_{IH}	$U_S = U_{SA}$, $U_I = U_{IHA}$	17			1,0	µA
L-Eingangsstrom an R_1, C_1, R_2, C_2	$-I_{IL}$	$U_S = U_{SA}$, $U_{IL} = 1{,}7$ V	18		1,2	3,0	mA
L-Eingangsstrom übrige Eingänge	$-I_{IL}$	$U_S = U_{SA}$, $U_{IL} = 1{,}7$ V	18		0,6	1,5	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	$U_S = U_{SA}$, $U_I = 0$ V	19	15,0	37,0	60,0	mA
H-Speisestrom	I_{SH}	$U_S = U_{SA}$, $U_I = 0$ V	20		18,0	29,0	mA
L-Speisestrom	I_{SL}	$U_S = U_{SA}$, $U_I = U_{IHA}$	21		12,0	21,0	mA
Leistungsverbrauch	P	$U_S = U_{SA}$ Tastverhältnis 1 : 1			225	425	mW

FZH 151
FZH 155



Anschlußanordnung
Ansicht von oben

Logische Daten pro Glied		obere Grenze A
H-Ausgangslastfaktor	F_{QH}	100
L-Ausgangslastfaktor	F_{QL}	16
(für beliebige LSL-Lasten)		
L-Ausgangslastfaktor	F_{QL}	20
(für FZH 151 als Last)		
Eingangslastfaktor an R_1, C_1, R_2, C_2	F_I	2
Eingangslastfaktor, übrige Eingänge	F_I	1

Logische Funktion $Q_1 = \overline{S} \vee (A_1 \wedge A'_1 \wedge R_1 \wedge C_1) \vee (B_1 \wedge R_1 \wedge \overline{C_1})$
$Q_2 = \overline{S} \vee (A_2 \wedge C_2 \wedge R'_2) \vee (B_2 \wedge R_2 \wedge \overline{C_2 \wedge R'_2})$

Schaltschema



FZH 161
FZH 165

Bestellbezeichnungen

FZH 161: Q67000-H288
FZH 165: Q67000-H289

LSL-TTL-Pegelumsetzer

Die Bausteine FZH 161/165 enthalten 4 LSL-TTL-Pegelumsetzer. Sie können auch als LSL-wired-AND-Stufen verwendet werden. Für die Berechnung des gemeinsamen Kollektorarbeitswiderstandes gelten die vier Seiten weiter aufgeführten Formeln.
Bei wired-AND-Verknüpfung und N-Beschaltung müssen gleichgroße Kapazitäten C_N verwendet werden.
Die zulässige Spannung am Ausgang Q beträgt maximal 18 V.

Statische Kenndaten
im 12-V-Bereich
im Temperaturbereich 1 und 5

		Prüfbedingungen	Prüfschaltung	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S			11,4	12,0	13,5	V
H-Eingangsspannung	U_{IH}	$U_S=U_{SB}$	9	7,5			V
L-Eingangsspannung	U_{IL}	$U_S=U_{SB}$	10			4,5	V
L-Ausgangsspannung	U_{QL}	$U_S=U_{SB}$, $U_{IH}=7{,}5$ V, $I_{QL}=20$ mA	9			0,4	V
Statische Störsicherheit							
H-Signal	U_{ss}			2,5	5,0		V
L-Signal	U_{ss}			2,8	5,0		V
H-Eingangsstrom							
an Eingang 2, 5, 11, 14	I_{IH}	$U_S=U_{SA}$, $U_I=U_{IHA}$	11			1,0	µA
an Eingang 1, 15	I_{IH}					2,0	µA
L-Eingangsstrom							
an Eingang 2, 5, 11, 14	$-I_{IL}$	$U_S=U_{SA}$, $U_{IL}=1{,}7$ V	12		0,8	1,5	mA
an Eingang 1, 15	$-I_{IL}$				1,6	3,0	mA
H-Ausgangssperrstrom	I_{QH}	$U_S=U_{SA}$, $U_Q=18$ V	10			80	µA
H-Speisestrom pro Glied	I_{SH}	$U_S=U_{SA}$, $U_I=0$ V	14		2,5	4,5	mA
L-Speisestrom pro Glied	I_{SL}	$U_S=U_{SA}$, $U_I=U_{IHA}$	13		4,0	6,0	mA
Leistungsverbrauch pro Glied	P	$U_S=U_{SA}$, Tastverhältnis 1:1			39	70	mW

Schaltzeiten bei $U_S=12$ V, $F_Q=1$, $T_U=25$ °C

Signal-Laufzeiten	t_{PLH}	$U_{SK}=12$ V	28		250	500	ns
	t_{PLH}	$U_{SK}=5$ V			230	500	ns
	t_{PHL}	$U_{SK}=12$ V			130	300	ns
	t_{PHL}	$U_{SK}=5$ V			120	300	ns

Statische Kenndaten
im 15-V-Bereich
im Temperaturbereich 1 und 5

		Prüfbedingungen	Prüf-schal-tung	untere Grenze B	typ	obere Grenze A	Ein-heit
Speisespannung	U_S			13,5	15	17,0	V
H-Eingangsspannung	U_{IH}	$U_S = U_{SB}$	9	7,5			V
L-Eingangsspannung	U_{IL}	$U_S = U_{SB}$	10			4,5	V
L-Ausgangsspannung	U_{QL}	$U_S = U_{SB}$, $U_{IH} = 7{,}5$ V, $I_{QL} = 20$ mA	9			0,4	V
Statische Störsicherheit							
H-Signal	U_{ss}			4,5	8,0		V
L-Signal	U_{ss}			2,8	5,0		V
H-Eingangsstrom							
an Eingang 2, 5, 11, 14	I_{IH}	$U_S = U_{SA}$, $U_I = U_{IHA}$	11			1,0	µA
an Eingang 1, 15	I_{IH}					2,0	µA
L-Eingangsstrom							
an Eingang 2, 5, 11, 14	$-I_{IL}$	$U_S = U_{SA}$, $U_{IL} = 1{,}7$ V	12		1,0	1,8	mA
an Eingang 1, 15	$-I_{IL}$				2,0	3,6	mA
H-Ausgangssperrstrom	I_{QH}	$U_S = U_{SA}$, $U_Q = 18$ V	10			80	µA
H-Speisestrom pro Glied	I_{SH}	$U_S = U_{SA}$, $U_I = 0$ V	14		2,8	4,5	mA
L-Speisestrom pro Glied	I_{SL}	$U_S = U_{SA}$, $U_I = U_{IHA}$	13		4,5	7,0	mA
Leistungsverbrauch pro Glied	P	$U_S = U_{SA}$ Tastverhältnis 1 : 1			55	78	mW

FZH 161
FZH 165



Anschlußanordnung
Ansicht von oben



Schaltschema
(ein Glied)

Logische Daten pro Glied		obere Grenze A
L-Ausgangslastfaktor	F_{QL}	10
Eingangslastfaktor Eingang A	F_I	2
Eingangslastfaktor Eingang B	F_I	1
Logische Funktion	$Q = \overline{A \wedge B}$	

Berechnung des Kollektorarbeitswiderstandes R_K

Der Widerstand R_K berechnet sich aus dem notwendigen Spannungshub und den Eingangs- und Ausgangsströmen der Gatter nach folgenden Formeln:

$$R_{KA} = \frac{U_{SK} - U_{QH}\ \text{V}}{nI_{QH} + NI_{IH}\ \mu\text{A}} \qquad R_{KB} = \frac{U_{SK} - U_{QL}\ \text{V}}{I_{QLA} - NI_{IL}\ \text{mA}}$$

Wobei: U_{SK} = Versorgungsspannung des Arbeitswiderstandes
n = Anzahl der AND-Verknüpfungen
N = Anzahl der angeschlossenen Eingänge

Der in der Schaltung verwendete Widerstand muß zwischen dem oberen und unteren Grenzwert A und B liegen.

Bei Verwendung als **Pegelumsetzer** ergibt sich für

FZH 161/165 LSL-TTL: $R_{KA} = \frac{5 - 2{,}4\ \text{V}}{n\,80 + N\,40\ \mu\text{A}}$ $R_{KB} = \frac{5 - 0{,}4\ \text{V}}{20 - N\,1{,}6\ \text{mA}}$

wobei $n_A = 2$ für $N_A = 10$

FZH 181/185 TTL-LSL$_{12\,V}$: $R_{KA} = \frac{12 - 10\ \text{V}}{n\,250 + N\,1\ \mu\text{A}}$ $R_{KB} = \frac{12 - 1{,}0\ \text{V}}{50 - N\,1{,}5\ \text{mA}}$

TTL-LSL$_{15\,V}$: $R_{KA} = \frac{15 - 12\ \text{V}}{n\,250 + N\,1\ \mu\text{A}}$ $R_{KB} = \frac{15 - 1{,}0\ \text{V}}{50 - N\,1{,}8\ \text{mA}}$

wobei $n_A = 4$ für $N_A = 25$

Wird der Baustein FZH 161/165 für wired-AND-Verknüpfungen verwendet, so ergibt sich

im 12-V-Bereich: $R_{KA} = \frac{12 - 10\ \text{V}}{n\,80 + N\,1\ \mu\text{A}}$ $R_{KB} = \frac{12 - 0{,}4\ \text{V}}{20 - N\,1{,}5\ \text{mA}}$

und im 15-V-Bereich: $R_{KA} = \frac{15 - 12\ \text{V}}{n\,80 + N\,1\ \mu\text{A}}$ $R_{KB} = \frac{15 - 0{,}4\ \text{V}}{20 - N\,1{,}8\ \text{mA}}$

wobei $n_A = 9$ für $N_A = 10$

Der Kollektorarbeitswiderstand für die TTL-wired-AND-Verknüpfungen des Bausteins FZH 181/185 ist aus den Formeln und Tabellen zum FLH 201/205 zu ersehen.

FZH 181
FZH 185

Bestellbezeichnungen

FZH 181: Q67000-H326
FZH 185: Q67000-H327

TTL-LSL-Pegelumsetzer

Die Bausteine FZH 181 und FZH 185 enthalten 4 TTL-LSL-Pegelumsetzer, die auch in wired-AND-Verknüpfung betrieben werden können. Für die Berechnung des gemeinsamen Kollektorarbeitswiderstandes gelten die auf der Seite vorher aufgeführten Formeln.
Die zulässige Spannung am Ausgang Q beträgt maximal 18 V.

Statische Kenndaten im Temperaturbereich 1 und 5		Prüfbedingungen	Prüfschaltung	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S			4,75	5,0	5,25	V
H-Eingangsspannung	U_{IH}	U_S=4,75 V	1	2,0			V
L-Eingangsspannung	U_{IL}	U_S=4,75 V	8			0,8	V
H-Ausgangssperrstrom	I_{QH}	U_S=4,75 V U_{IL}=0,8 V, U_{QH}=18 V	8			250	µA
L-Ausgangsspannung	U_{QL}	U_S 4,75 V U_{IH}=2,0 V, I_{QL}=16 mA	1			0,4	V
	U_{QL}	U_S=4,75 V U_{IH}=2,0 V, I_{QL}=50 mA	1			1,0	V
Statische Störsicherheit	U_{ss}			0,4	1,0		V
L-Eingangsstrom pro Eingang	$-I_{IL}$	U_S=5,25 V U_{IL}=0,4 V	4			1,6	mA
H-Eingangsstrom pro Eingang	I_{IH}	U_S=5,25 V U_{IH}=2,4 V	3			80	µA
	I_I	U_S=5,25 V U_I=5,5 V	3			1,0	mA
H-Speisestrom pro Glied	I_{SH}	U_S=5 V, U_I=0 V	6		1,0	2,0	mA
L-Speisestrom pro Glied	I_{SL}	U_S=5 V, U_I=5 V	7		8,5	12	mA
Leistungsverbrauch pro Glied	P	U_S=U_{SA} Tastverhältnis 1 : 1			24	37	mW

Schaltzeiten bei U_S=12V, F_Q=1, T_U=25 °C

Signal-Laufzeiten	t_{PLH}	U_{SK}=12 V	29		130	300	ns
Signal-Laufzeiten	t_{PHL}	U_{SK}=12 V			20	60	ns



Anschlußanordnung
Ansicht von oben



Schaltschema
(ein Glied)

Logische Daten pro Glied		obere Grenze A
L-Ausgangslastfaktor	F_{QL}	10
Eingangslastfaktor pro Eingang	F_I	1
Logische Funktion	$Q=\overline{A \wedge B}$	

FZH 191
FZH 195
FZH 201
FZH 205

Bestellbezeichnungen

FZH 191: Q67000-H 633
FZH 195: Q67000-H 634
FZH 201: Q67000-H 636
FZH 205: Q67000-H 637

FZH 191, FZH 195, Drei NAND-Glieder mit je drei Eingängen und N-Anschluß
FZH 201, FZH 205, Sechs Inverter mit Strobeeingängen

Statische Kenndaten
im 12 V-Bereich
im Temperaturbereich 1 und 5

		Prüfbedingungen	Prüfschaltung	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung				11,4	12,0	13,5	V
H-Eingangsspannung	U_{IH}	$U_S = U_{SB}$	1	7,5			V
L-Eingangsspannung	U_{IL}	$U_S = U_{SB}$ und U_{SA}	2			4,5	V
H-Ausgangsspannung	U_{QH}	$U_S = U_{SB}$ und U_{SA}		10,0	11,3		V
		U_{IL}=4,5 V,	2				
		$-I_{QH}$=0,1 mA					
Ausgangsspannung	U_{QL}	$U_S = U_{SB}$	1		0,9	1,7	V
		U_{IH}=7,5 V, I_{QL}=15 mA					
Statische Störsicherheit							
H-Signal	U_{ss}			2,5	5,0		V
L-Signal	U_{ss}			2,8	5,0		V
H-Eingangsstrom pro Eingang	I_{IH}	$U_S = U_{SA}$, $U_I = U_{IHA}$	3			1,0	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	$U_S = U_{SA}$, U_{IL}=1,7 V	4		0,8	1,5	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	$U_S = U_{SA}$, U_Q=0 V	5	9	15	25	mA
H-Stromaufnahme pro Glied	I_{SH}	$U_S = U_{SA}$, U_I=0 V	6		0,9	1,6	mA
L-Stromaufnahme pro Glied	I_{SL}	$U_S = U_{SA}$, $U_I = U_{IHA}$	7		1,7	3,0	mA
Leistungsverbrauch pro Glied	P	$U_S = U_{SA}$, Tastverhältnis 1 : 1			15	31	mW

Schaltzeiten bei U_S=12 V, F_Q=1, T_U=25 °C

Signal-Laufzeiten	t_{PLH}	C_L=10 pF		90	175	310	ns
	t_{PHL}			90	175	310	ns
Signal-Übergangszeiten	t_{TLH}		26	200	340	570	ns
	t_{THL}			70	120	210	ns

Vorläufige Daten

Statische Kenndaten
im 15 V- Bereich
im Temperaturbereich 1 und 5

		Prüfbedingungen	Prüfschaltung	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S			13,5	15,0	17,0	V
H-Eingangsspannung	U_{IH}	$U_S = U_{SB}$	1	7,5			V
L-Eingangsspannung	U_{IL}	$U_S = U_{SB}$ und U_{SA}	2			4,5	V
H-Ausgangsspannung	U_{IH}	$U_S = U_{SB}$ und U_{SA} U_{IL}=4,5 V, $-I_{QH}$=0,1 mA	2	12,0	14,3		V
L-Ausgangsspannung	U_{IL}	$U_S = U_{SB}$ U_{IH}=7,5 V, I_{QL}=18 mA	1		1,0	1,7	V
Statische Störsicherheit							
H-Signal	U_{ss}			4,5	8,0		V
L-Signal	U_{ss}			2,8	5,0		V
H-Eingangsstrom pro Eingang	I_{IH}	$U_S = U_{SA}$ $U_I = U_{IHA}$	3			1,0	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	$U_S = U_{SA}$ U_{IL}=1,7 V	4		1,0	1,8	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	$U_S = U_{SA}$ U_Q=0 V	5	9	15	25	mA
H-Stromaufnahme pro Glied	I_{SH}	$U_S = U_{SA}$ U_I=0 V	6		1,2	2,1	mA
L-Stromaufnahme pro Glied	I_{SL}	$U_S = U_{SA}$ $U_I = U_{IHA}$	7		2,3	4,0	mA
Leistungsverbrauch pro Glied	P	$U_S = U_{SA}$ Tastverhältnis 1 : 1			27	46	mW

Schaltzeiten bei U_S=15 V, F_Q=1, T_U=25 °C

Signal-Laufzeiten	t_{PLH}	C_L=10 pF	26		195		ns
	t_{PHL}				140		ns
Signal-Übergangszeit	t_{TLH}				410		ns
	t_{THL}				75		ns

FZH 191
FZH 195

Drei NAND-Glieder mit je drei Eingängen und N-Anschluß



Anschlußanordnung
Ansicht von oben

Schaltschema (ein Glied)



Logische Daten pro Glied		obere Grenze A
H-Ausgangslastfaktor	F_{QH}	100
L-Ausgangslastfaktor	F_{QL}	10
Eingangslastfaktor pro Eingang	F_I	1
Logische Funktion	$Q = \overline{A \wedge B \wedge C}$	

Sechs Inverter mit Strobeeingängen



Anschlußanordnung
Ansicht von oben

Schaltschema (ein Glied)



Logische Daten pro Glied		obere Grenze A
H-Ausgangslastfaktor	F_{QH}	100
L-Ausgangslastfaktor	F_{QL}	10
Eingangslastfaktor A-Eingänge	F_I	1
Strobe 1	F_I	4
Strobe 2	F_I	2

Logische Funktion $Q = \overline{A \wedge \text{Strobe}}$

FZH 211
FZH 215
FZH 231
FZH 235

Bestellbezeichnungen

FZH 211:	Q67000-H639
FZH 215:	Q67000-H640
FZH 231:	Q67000-H642
FZH 235:	Q67000-H643

FZH 211, FZH 215, Vier NAND-Glieder mit je zwei Eingängen, offenem Kollektor und N-Anschluß
FZH 231, FZH 235, Zwei NAND-Glieder mit je fünf Eingängen, offenem Kollektor und N-Anschluß
Die Formeln für die Phantom-UND-Verknüpfung gelten wie bei FZH 161/181 gezeigt.
Bei wired-AND-Verknüpfung und N-Beschaltung müssen gleichgroße Kapazitäten C_N verwendet werden.

Statische Kenndaten
im 12 V-Bereich
im Temperaturbereich 1 und 5

		Prüfbedingungen	Prüfschaltung	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S			11,4	12,0	13,5	V
H-Eingangsspannung	U_{IH}	$U_S = U_{SB}$	1	7,5			V
L-Eingangsspannung	U_{IL}	$U_S = U_{SB}$ und U_{SA}	8			4,5	V
H-Ausgangsstrom	I_{QH}	$U_S = U_{SB}$ U_{IL}=4,5 V, U_{QH}=18 V	8			80	µA
L-Ausgangsspannung	U_{QL}	$U_S = U_{SB}$ U_{IH}=7,5 V, I_{QL}=15 mA	1		0,9	1,7	V
Statische Störsicherheit							
H-Signal	U_{ss}			2,5	5,0		V
L-Signal	U_{ss}			2,8	5,0		V
H-Eingangsstrom pro Eingang	I_{IH}	$U_S = U_{SA}$ $U_I = U_{IHA}$	3			1,0	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	$U_S = U_{SA}$ U_{IL}=1,7 V	4		0,8	1,5	mA
H-Stromaufnahme pro Glied	I_{SH}	$U_S = U_{SA}$ U_I=0 V	6		1,0	1,7	mA
L-Stromaufnahme pro Glied	I_{SL}	$U_S = U_{SA}$ $U_I = U_{IHA}$	7		0,4	1,0	mA
Leistungsverbrauch pro Glied	P	$U_S = U_{SA}$ Tastverhältnis 1 : 1			8,5	18	mW

Statische Kenndaten
im 15 V- Bereich
im Temperaturbereich 1 und 5

		Prüfbedingungen	Prüf-schal-tung	untere Grenze B	typ	obere Grenze A	Ein-heit
Speisespannung	U_S			13,5	15,0	17,0	V
H-Eingangsspannung	U_{IH}	$U_S = U_{SB}$	1	7,5			V
L-Eingangsspannung	U_{IL}	$U_S = U_{SB}$ und U_{SA}	8			4,5	V
H-Ausgangsstrom	I_{QH}	$U_S = U_{SB}$ $U_{IL} = 4{,}5$ V, $U_{QH} = 18$ V	8			80	µA
L-Ausgangsspannung	U_{IL}	$U_S = U_{SB}$ $U_{IH} = 7{,}5$ V, $I_{QL} = 18$ mA	1		1,0	1,7	V
Statische Störsicherheit							
H-Signal	U_{ss}			4,5	8,0		V
L-Signal	U_{ss}			2,8	5,0		V
H-Eingangsstrom pro Eingang	I_{IH}	$U_S = U_{SA}$ $U_I = U_{IHA}$	3			1,0	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	$U_S = U_{SA}$ $U_{IL} = 1{,}7$ V	4		1,0	1,8	mA
H-Stromaufnahme pro Glied	I_{SH}	$U_S = U_{SA}$ $U_I = 0$ V	6		1,3	2,1	mA
L-Stromaufnahme pro Glied	I_{SL}	$U_S = U_{SA}$ $U_I = U_{IHA}$	7		0,7	1,4	mA
Leistungsverbrauch pro Glied	P	$U_S = U_{SA}$ Tastverhältnis 1 : 1			15	30	mW

FZH 211
FZH 215

Vier NAND-Glieder mit je zwei Eingängen, offenem Kollektor und N-Anschluß



Anschlußanordnung
Ansicht von oben

Schaltschema (ein Glied)



Logische Daten pro Glied		obere Grenze A
L-Ausgangslastfaktor	F_{QL}	10
Eingangslastfaktor pro Eingang	F_I	1
Logische Funktion	$Q=\overline{A \cdot B}$	

Zwei NAND-Glieder mit je fünf Eingängen, offenem Kollektor und N-Anschluß



Anschlußanordnung
Ansicht von oben

Schaltschema (ein Glied)



Logische Daten pro Glied		obere Grenze A
L-Ausgangslastfaktor	F_{QL}	10
Eingangslastfaktor pro Eingang	F_I	1
Logische Funktion	$Q = \overline{A \wedge B \wedge C \wedge D \wedge G}$	

FZH 241
FZH 245

Bestellbezeichnungen

FZH 241: Q67000-H645
FZH 245: Q67000-H646

Zwei NAND-Schmitt-Trigger mit je 4 Eingängen und Erweiterungseingang

Vorläufige Daten

An den Erweiterungseingängen N_1 können die NAND-Schmitt-Trigger mit Hilfe von Dioden BAW 76 beliebig erweitert werden. Dabei müssen die Anoden der Erweiterungsdioden am Anschluß N_1 parallel geschaltet werden.
Die Speisespannung ist bei unstabilisiertem Netzteil direkt am Anschluß 16 mit einem Kondensator von 1 µF abzublocken.

Statische Kenndaten

im 12 V-Bereich
im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		11,4	12,0	13,5	V
H-Eingangsspannung	U_{IH}	$U_S = U_{SB}$	7,5			V
L-Eingangsspannung	U_{IL}	$U_S = U_{SB}$ und U_{SA}			4,5	V
obere Schwellenspannung	U_{So}	U_S = 12,0 V		6,5		V
untere Schwellenspannung	U_{Su}	U_S = 12,0 V		5,6		V
Hysterese	U_{Hy}	U_S = 12,0 V		0,9		V
H-Ausgangsspannung	U_{QH}	$U_S = U_{SB}$ und U_{SA}, U_{IL} = 4,5 V, $-I_{QH}$ = 0,1 mA	10,0	11,3		V
L-Ausgangsspannung	U_{QL}	$U_S = U_{SB}$, U_{IH} = 8,0 V, I_{QL} = 15 mA		0,9	1,7	V
Statische Störsicherheit						
H-Signal	U_{ss}		2,5	5,0		V
L-Signal	U_{ss}		2,8	5,0		V
H-Eingangsstrom pro Eingang	I_{IH}	$U_S = U_{SA}$, $U_I = U_{IHA}$			1,0	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	$U_S = U_{SA}$, U_{IL} = 1,7 V			1,5	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	$U_S = U_{SA}$, U_I = 0 V	9,0	15,0	25,0	mA
H-Speisestrom pro Glied	I_{SH}	$U_S = U_{SA}$, U_I = 0 V		4,0	6,3	mA
L-Speisestrom pro Glied	I_{SL}	$U_S = U_{SA}$, $U_I = U_{IHA}$		4,0	6,3	mA
Leistungsverbrauch pro Glied	P	$U_S = U_{SA}$, Tastverhältnis 1 : 1		48	85	mW

Statische Kenndaten

im 15 V-Bereich
im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		13,5	15,0	17,0	V
H-Eingangsspannung	U_{IH}	$U_S = U_{SB}$	7,5			V
L-Eingangsspannung	U_{IL}	$U_S = U_{SB}$ und U_{SA}			4,5	V
obere Schwellenspannung	U_{So}	U_S=15,0 V		6,4		V
untere Schwellenspannung	U_{Su}	U_S=15,0 V		5,5		V
Hysterese	U_{Hy}	U_S=15,0 V		0,9		V
H-Ausgangsspannung	U_{QH}	$U_S = U_{SB}$ und U_{SA} U_{IL}=4,5 V, $-I_{QH}$=0,1 mA	12,0	14,3		V
L-Ausgangsspannung	U_{QL}	$U_S = U_{SB}$ U_{IH}=7,5 V, I_{QL}=18 mA		1,1	1,7	V
Statische Störsicherheit						
H-Signal	U_{ss}		4,5	8,0		V
L-Signal	U_{ss}		2,8	5,0		V
H-Eingangsstrom pro Eingang	I_{IH}	$U_S = U_{SA}$ $U_I = U_{IHA}$			1,0	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	$U_S = U_{SA}$ U_{IL}=1,7 V			1,8	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	$U_S = U_{SA}$ U_I=0 V	9	15	25	mA
H-Speisestrom pro Glied	I_{SH}	$U_S = U_{SA}$ U_I=0 V		4,5	7,3	mA
L-Speisestrom pro Glied	I_{SL}	$U_S = U_{SA}$ $U_I = U_{IHA}$		5,0	8,0	mA
Leistungsverbrauch pro Glied	P	$U_S = U_{SA}$ Tastverhältnis 1 : 1		72	105	mW

FZH 241
FZH 245



Anschlußanordnung
Ansicht von oben

Schaltschema (ein Glied)



Logische Daten pro Glied		obere Grenze A
H-Ausgangslastfaktor	F_{OH}	100
L-Ausgangslastfaktor	F_{OL}	10
Eingangslastfaktor pro Eingang	F_I	1

Logische Funktion $Q = \overline{A \wedge B \wedge C \wedge D}$

FZH 251 FZH 255
FZH 261 FZH 265
FZH 271 FZH 275
FZH 281 FZH 285
FZH 291 FZH 295

LSL-Schaltglieder

Vorläufige Daten

FZH 251/255 Vier UND-Glieder mit je 2 Eingängen und N-Anschluß
FZH 261/265 Zwei NAND-Glieder mit je 2 Eingängen und vier Inverter
FZH 271/275 Vier exklusiv-ODER-Glieder mit je 2 Eingängen und N-Anschluß
FZH 281/285 Vier NOR-Glieder mit je 2 Eingängen und N-Anschluß
FZH 291/295 Vier ODER-Glieder mit je 2 Eingängen und N-Anschluß

Statische Kenndaten

im 12-V-Bereich
im Temperaturbereich 1 und 5

		Prüfbedingungen	Prüf-schal-tung	untere Grenze B	typ	obere Grenze A	Ein-heit
Speisespannung	U_S			11,4	12,0	13,5	V
H-Eingangsspannung	U_{IH}	$U_S = U_{SB}$	1	7,5			V
L-Eingangsspannung	U_{IL}	$U_S = U_{SA}$ und U_{SB}	2			4,5	V
H-Ausgangsspannung	U_{QH}	$U_S = U_{SB}$ und U_{SA} U_{IL}=4,5 V, $-I_{QH}$=0,1 mA	2	10,0	11,3		V
L-Ausgangsspannung	U_{QL}	$U_S = U_{SB}$ U_{IH}=7,5 V, I_{QL}=15 mA	1		0,9	1,7	V
Statische Störsicherheit							
H-Signal	U_{ss}			2,5	5,0		V
L-Signal	U_{ss}			2,8	5,0		V
H-Eingangsstrom pro Eingang	I_{IH}	$U_S = U_{SA}$ $U_I = U_{IHA}$	3			1,0	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	$U_S = U_{SA}$ U_{IL}=1,7 V	4		0,8	1,5	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	$U_S = U_{SA}$ U_I=0 V	5	9	15	25	mA
Speisestrom FZH 251/255	I_S	U_I=0 V			12	18	mA
FZH 261/265	I_S	$U_I = U_S$			10,2	18	mA
FZH 271/275	I_S	$U_I = U_S$			15,2	24	mA
FZH 281/285	I_S	$U_{IB} = U_S$, U_{IA}=0			14,8	24	mA
FZH 291/295	I_S	U_I=0			14,4	24	mA

FZH 251 FZH 255
FZH 261 FZH 265
FZH 271 FZH 275
FZH 281 FZH 285
FZH 291 FZH 295

Statische Kenndaten

im 15-V-Bereich
im Temperaturbereich 1 und 5

		Prüfbedingungen	Prüfschaltung	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S			13,5	15,0	17,0	V
H-Eingangsspannung	U_{IH}	$U_S = U_{SB}$	1	7,5			V
L-Eingangsspannung	U_{IL}	$U_S = U_{SB}$ und U_{SA}	2			4,5	V
H-Ausgangsspannung	U_{QH}	$U_S = U_{SB}$ und U_{SA}, U_{IL}=4,5 V, $-I_{QH}$=0,1 mA	2	12,0	14,3		V
L-Ausgangsspannung	U_{QL}	$U_S = U_{SB}$, U_{IH}=7,5 V, I_{QL}=18 mA	1		1,0	1,7	V
					–		
Statische Störsicherheit							
H-Signal	U_{ss}			4,6	8,0		V
L-Signal	U_{ss}			2,8	5,0		V
H-Eingangsstrom pro Eingang	I_{IH}	$U_S = U_{SA}$, $U_I = U_{IHA}$	3			1,0	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	$U_S = U_{SA}$, U_{IL}=1,7 V	4		1,0	1,8	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	$U_S = U_{SA}$, U_I=0 V	5	9	15	25	mA
Speisestrom FZH 251/255	I_S	U_I=0 V			14,8	24	mA
FZH 261/265	I_S	$U_I = U_S$			14,4	24	mA
FZH 271/275	I_S	$U_I = U_S$			19,2	30	mA
FZH 281/285	I_S	$U_{IB} = U_S$, U_{IA}=0			18,8	30	mA
FZH 291/295	I_S	U_I=0			18,4	30	mA

Bestellbezeichnungen

Q67000–H 817
Q67000–H 818

FZH 251
FZH 255

Vier UND-Glieder mit je 2 Eingängen und N-Anschluß



Anschlußanordnung
Ansicht von oben

Schaltschema (ein Glied)



Logische Daten pro Glied		obere Grenze A
H-Ausgangslastfaktor	F_{QH}	100
L-Ausgangslastfaktor	F_{QL}	10
Eingangslastfaktor pro Eingang	F_I	1

Logische Funktion $Q = A \wedge B$

FZH 261
FZH 265

Bestellbezeichnungen
Q67000–H 819
Q67000–H 820

Zwei NAND-Glieder mit je 2 Eingängen und vier Inverter



Anschlußanordnung
Ansicht von oben

Schaltschema (ein Glied)



B-Eingang nur bei Glied 1 und 6

Logische Daten pro Glied		obere Grenze A
H-Ausgangslastfaktor	F_{QH}	100
L-Ausgangslastfaktor	F_{QL}	10
Eingangslastfaktor pro Eingang	F_I	1

Logische Funktion Glied 1 und 6 $Q=\overline{\overline{A} \wedge B}$
Glied 2, 3, 4 und 5 $Q=\overline{A}$

Bestellbezeichnungen

Q67000–H 821
Q67000–H 822

FZH 271
FZH 275

Vier exklusiv-ODER-Glieder mit je 2 Eingängen und N-Anschluß



Anschlußanordnung
Ansicht von oben

Schaltschema (ein Glied)



Logische Daten pro Glied		obere Grenze A
H-Ausgangslastfaktor	F_{QH}	100
L-Ausgangslastfaktor	F_{QL}	10
Eingangslastfaktor pro Eingang	F_I	1

Logische Funktion $Q=(A \wedge \bar{B}) \vee (\bar{A} \wedge B)$

FZH 281
FZH 285

Bestellbezeichnungen
Q67000–H 823
Q67000–H 824

Vier NOR-Glieder mit je 2 Eingängen und N-Anschluß



Anschlußanordnung
Ansicht von oben

Schaltschema (ein Glied)



Logische Daten pro Glied		obere Grenze A
H-Ausgangslastfaktor	F_{QH}	100
L-Ausgangslastfaktor	F_{QL}	10
Eingangslastfaktor pro Eingang	F_I	1
Logische Funktion	$Q=\overline{A \vee B}$	

Bestellbezeichnungen

Q67000–H 825
Q67000–H 826

Vier ODER-Glieder mit je 2 Eingängen und N-Anschluß



Anschlußanordnung
Ansicht von oben

Schaltschema (ein Glied)



Logische Daten pro Glied		obere Grenze A
H-Ausgangslastfaktor	F_{QH}	100
L-Ausgangslastfaktor	F_{QL}	10
Eingangslastfaktor pro Eingang	F_I	1

Logische Funktion $Q = A \vee B$

FZJ 101
FZJ 105
FZJ 111
FZJ 115

Bestellbezeichnungen

FZJ 101:	Q67000-J95
FZJ 105:	Q67000-J124
FZJ 111:	Q67000-J96
FZJ 115:	Q67000-J125

FZJ 101/105, JK-Master-Slave Flipflop mit je zwei J- und K-Eingängen und N-Anschlüssen am Slave
FZJ 111/115, JK-Master-Slave Flipflop mit N-Anschlüssen an Master und Slave

Statische Kenndaten
im 12-V-Bereich
im Temperaturbereich 1 und 5

		Prüfbedingungen	Prüfschaltung	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S			11,4	12,0	13,5	V
H-Eingangsspannung	U_{IH}	$U_S=U_{SB}$	22	7,5			V
L-Eingangsspannung, an allen Eingängen außer T	U_{IL}	$U_S=U_{SB}$ und U_{SA}	22			4,5	V
L-Eingangsspannung an T	U_{IL}	$U_S=U_{SB}$ und U_{SA}	22			4,0	V
H-Ausgangsgangsspannung,	U_{QH}	$U_S=U_{SB}$ und U_{SA} $U_{IL}=4{,}5$ V, $-I_{QH}=0{,}1$ mA	22	10,0	11,3		V
L-Ausgangsspannung	U_{QL}	$U_S=U_{SB}$ $U_{IH}=7{,}5$ V, $I_{QL}=15$ mA	22		1,0	1,7	V
Statische Störsicherheit							
H-Signal	U_{ss}			2,5	5,0		V
L-Signal	U_{ss}			2,8	5,0		V
H-Eingangsstrom an allen Eingängen außer T	I_{IH}	$U_S=U_{SA}$ $U_I=U_{IHA}$	23			1,0	µA
H-Eingangsstrom an T	I_{IH}	$U_S=U_{SA}$, $U_I=U_{IHA}$	23			3,0	µA
L-Eingangsstrom an allen Eingängen außer T[1]	$-I_{IL}$	$U_S=U_{SA}$ $U_{IL}=1{,}7$ V	24		0,8	1,5	mA
L-Eingangsstrom an T	$-I_{IL}$	$U_S=U_{SA}$ $U_{IL}=1{,}7$ V	24		1,6	3,0	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	$U_S=U_{SA}$ $U_Q=0$ V	25	10,0	30,0	50,0	mA
Stromaufnahme	I_S	$U_S=U_{SA}$	23		8,0	14,0	mA

Schaltzeiten bei $U_S=12$ V, $F_Q=1$, $T_U=25$ °C

Taktimpulsdauer	t_{pT}			0,6			µs
Rückstellimpulsdauer	t_{pR}			1,0			µs
Stellimpulsdauer	t_{pS}	bei 50%		1,0			µs
Haltezeit	t_H			0			ns
Vorbereitungszeit	t_V			0			ns
Maximale Zählfrequenz	f_Z	Taktverhältnis 1:1		0,2	0,5		MHz
Signal-Übergangszeit an Q	t_{TLH}	$C_L=10$ pF	31	200	340	570	ns
	t_{THL}		31	70	120	210	ns
Signal-Laufzeit von T nach Q	t_{PLH}		31	160	290	520	ns
	t_{PHL}	$C_L=10$ pF bei	31	270	450	770	ns
Signal-Laufzeit von $\bar{R}$ oder $\bar{S}$ nach Q	t_{PLH}	4,5 V über Masse	30	70	165	330	ns
	t_{PHL}		30	180	330	580	ns

[1]) Dynamisch wirken $\bar{R}$ und $\bar{S}$ wie etwa 1,5 Normallasten.

Statische Kenndaten
im 15-V-Bereich
im Temperaturbereich 1 und 5

		Prüfbedingungen	Prüfschaltung	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S			13,5	15,0	17,0	V
H-Eingangsspannung	U_{IH}	$U_S = U_{SB}$	22	7,5			V
L-Eingangsspannung, an allen Eingängen außer T	U_{IL}	$U_S = U_{SB}$ und U_{SA}	22			4,5	V
L-Eingangsspannung, an T	U_{IL}	$U_S = U_{SB}$ und U_{SA}	22			4,0	V
H-Ausgangsspannung	U_{QH}	$U_S = U_{SB}$ und U_{SA}, U_{IL} = 4,5 V, $-I_{QH}$ = 0,1 mA	22	12,0	14,3		V
L-Ausgangsspannung	U_{QL}	$U_S = U_{SB}$, U_{IH} = 7,5 V, I_{QL} = 18 mA	22		1,1	1,7	V
Statische Störsicherheit							
H-Signal	U_{ss}			4,5	8,0		V
L-Signal	U_{ss}			2,8	5,0		V
H-Eingangsstrom an allen Eingängen außer T	I_{IH}	$U_S = U_{SA}$, $U_I = U_{IHA}$	23			1,0	µA
H-Eingangsstrom an T	I_{IH}	$U_S = U_{SA}$, $U_I = U_{IHA}$	23			3,0	µA
L-Eingangsstrom an allen Eingängen außer T[1]	$-I_{IL}$	$U_S = U_{SA}$, U_{IL} = 1,7 V	24		1,0	1,8	mA
L-Eingangsstrom an T	$-I_{IL}$	$U_S = U_{SA}$, U_{IL} = 1,7 V	24		2,0	3,6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	$U_S = U_{SA}$, U_Q = 0 V	25	15,0	37,0	60,0	mA
Speisestrom	I_S	$U_S = U_{SA}$	23		11,0	20,0	mA

Schaltzeiten bei U_S = 15 V, F_Q = 1, T_U = 25 °C

Taktimpulsdauer	t_{pT}	bei 50%		0,6			µs
Rückstellimpulsdauer	t_{pR}			1,0			µs
Stellimpulsdauer	t_{pS}			1,0			µs
Haltezeit	t_H			0			ns
Vorbereitungszeit	t_V			0			ns
Maximale Zählfrequenz	f_Z	Taktverhältnis 1 : 1			0,5		MHz
Signal-Übergangszeit an Q	t_{TLH}	C_L = 10 pF	31		410		ns
	t_{THL}		31		75		ns
Signal-Laufzeit von T nach Q	t_{PLH}		31		330		ns
	t_{PHL}	C_L = 10 pF bei 4,5 V über Masse	31		470		ns
Signal-Laufzeit von $\bar{R}$ oder $\bar{S}$ nach Q	t_{PLH}		30		195		ns
	t_{PHL}		30		340		ns

[1]) Dynamisch wirken $\bar{R}$ bzw. $\bar{S}$ wie etwa 1,5 Normallasten.

FZJ 101
FZJ 105
FZJ 111
FZJ 115



FZJ 101, FZJ 105
Anschlußanordnung
Ansicht von oben



FZJ 111, FZJ 115
Anschlußanordnung
Ansicht von oben

Logische Daten		obere Grenze A
H-Ausgangslastfaktor pro Ausgang	F_{QH}	100
L-Ausgangslastfaktor pro Ausgang	F_{QL}	10
H-Eingangslastfaktor an T pro Ausgang	F_{IH}	3
L-Eingangslastfaktor an T pro Ausgang	F_{IL}	2
Eingangslastfaktor der übrigen Eingänge	F_I	1

Logisches Verhalten

t_n		t_{n+1}
J	K	Q
L	L	Q_n
L	H	L
H	L	H
H	H	$\bar{Q}_n$

$J = J_1 \wedge J_2$
$K = K_1 \wedge K_2$ nur bei FZJ 101, FZJ 105
t_n = Zeitpunkt vor dem Taktimpuls
t_{n+1} = Zeitpunkt nach dem Taktimpuls

L-Potential an $\bar{R}$ bringt Q auf L-Signal
L-Potential an $\bar{S}$ bringt Q auf H-Signal
$\bar{R}$ und $\bar{S}$ arbeiten unabhängig von T

Taktimpuls

1 Slave von Master trennen
2 Signal von J und K in Master eingeben
3 J- und K-Eingänge sperren
4 Information von Master nach Slave übertragen

Schaltschema



J, K=Eingänge, Q, $\bar{Q}$= Ausgänge, $\bar{R}$=Rückstelleingang, $\bar{S}$=Stelleingang, T=Takteingang

[1]) Nur bei FZJ 101/105 [3])Nur bei FZJ 111/115

FZJ 121
FZJ 125

Bestellbezeichnungen

FZJ 121: Q67000-J385
FZJ 125: Q67000-J386

Zwei JK-Master-Slave Flipflops mit Stell- und Rückstelleingängen

Statische Kenndaten
im 12 V-Bereich
im Temperaturbereich 1 und 5

		Prüfbedingungen	Prüfschaltungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S			11,4	12,0	13,5	V
H-Eingangsspannung an T	U_{IH}	$U_S=U_{SB}$	22	7,5			V
L-Eingangsspannung an T	U_{IL}	$U_S=U_{SB}$ und U_{SA}	22			4,0	V
H-Eingangsspannung an J und K	U_{IH}	$U_S=U_{SB}$	22	8,0			V
L-Eingangsspannung an J und K	U_{IL}	$U_S=U_{SB}$ und U_{SA}	22			5,5	V
H-Eingangsspannung an $\bar{R}$ und $\bar{S}$	U_{IH}	$U_S=U_{SB}$	22	7,5			V
L-Eingangsspannung an $\bar{R}$ und $\bar{S}$	U_{IL}	$U_S=U_{SB}$ und U_{SA}	22			4,5	V
H-Ausgangsspannung	U_{QH}	$U_S=U_{SB}$ und U_{SA} $U_{IL}=4{,}5\,V^1)$, $-I_{QL}=0{,}1$ mA	22	10,0	11,3		V
L-Ausgangsspannung	U_{QL}	$U_S=U_{SB}$ $U_{IH}=7{,}5\,V^1)$, $I_{QL}=15$ mA	22		1,0	1,7	V
Statische Störsicherheit							
H-Signal	U_{ss}			2,0	5,0		V
L-Signal	U_{ss}			2,3	5,0		V
H-Eingangsstrom an T	I_{IH}	$U_S=U_{SA}$ $U_I=U_{IHA}$	23			3,0	µA
H-Eingangsstrom an J, K, $\bar{R}$ und $\bar{S}$	I_{IH}	$U_S=U_{SA}$ $U_I=U_{IHA}$	23			1,0	µA
L-Eingangsstrom an T	$-I_{IL}$	$U_S=U_{SA}$ $U_{IL}=1{,}7$ V	24		1,6	3,0	mA
L-Eingangsstrom an J, K, $\bar{R}$ und $\bar{S}$ [2]	$-I_{IL}$	$U_S=U_{SA}$ $U_{IL}=1{,}7$ V	24		0,8	1,5	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	$U_S=U_{SA}$ $U_Q=0$ V	25	9,0	15,0	25,0	mA
Speisestrom	I_S	$U_S=U_{SA}$	23		15,0	24,0	mA

Anmerkung: [1]) gemessen an $\bar{R}$ bzw. $\bar{S}$
[2]) Dynamisch wirken $\bar{R}$ und $\bar{S}$ wie etwa 1,5 Normallasten.

Statische Kenndaten

im 15 V-Bereich
im Temperaturbereich 1 und 5

		Prüfbedingungen	Prüfschaltungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S			13,5	15,0	17,0	V
H-Eingangsspannung an T	U_{IH}	$U_S = U_{SB}$	22	7,5			V
L-Eingangsspannung an T	U_{IL}	$U_S = U_{SB}$ und U_{SA}	22			4,0	V
H-Eingangsspannung an J und K	U_{IH}	$U_S = U_{SB}$	22	8,0			V
L-Eingangsspannung an J und K	U_{IL}	$U_S = U_{SB}$ und U_{SA}	22			5,5	V
H-Eingangsspannung an $\bar{R}$ und $\bar{S}$	U_{IH}	$U_S = U_{SB}$	22	7,5			V
L-Eingangsspannung an $\bar{R}$ und $\bar{S}$	U_{IL}	$U_S = U_{SB}$ und U_{SA}	22			4,5	V
H-Ausgangsspannung	U_{QH}	$U_S = U_{SB}$ und U_{SA} U_{IL}=4,5 V[1]), $-I_{QH}$=0,1 mA	22	12,0	14,3		V
L-Ausgangsspannung	U_{QL}	$U_S = U_{SB}$ U_{IH}=7,5[1]), I_{QL}=18 mA	22		1,1	1,7	V
Statische Störsicherheit							
H-Signal	U_{ss}			4,0	8,0		V
L-Signal	U_{ss}			2,3	5,0		V
H-Eingangsstrom an T	I_{IH}	$U_S = U_{SA}$ $U_I = U_{IHA}$	23			3,0	µA
H-Eingangsstrom an J, K, $\bar{R}$ und $\bar{S}$	I_{IH}	$U_S = U_{SA}$ $U_I = U_{IHA}$	23			1,0	µA
L-Eingangsstrom an T	$-I_{IL}$	$U_S = U_{SA}$ U_{IL}=1,7 V	24		2,0	3,6	mA
L-Eingangsstrom an J, K, $\bar{R}$ und $\bar{S}$ [2])	$-I_{IL}$	$U_S = U_{SA}$ U_{IL}=1,7 V	24		1,0	1,8	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	$U_S = U_{SA}$ U_Q=0 V	25	9,0	15,0	25,0	mA
Speisestrom	I_S	$U_S = U_{SA}$	23		20,0	32,0	mA

Anmerkung: [1]) gemessen an $\bar{R}$ bzw. $\bar{S}$
[2]) Dynamisch wirken $\bar{R}$ und $\bar{S}$ wie etwa 1,5 Normallasten.

FZJ 121
FZJ 125



Anschlußanordnung
Ansicht von oben

Logische Daten pro Flipflop			obere Grenze A
H-Ausgangslastfaktor pro Ausgang		F_{QH}	100
L-Ausgangslastfaktor pro Ausgang		F_{QL}	10
Eingangslastfaktor			
an T	H-Signal	F_{IH}	3
an $\bar{R}$ und $\bar{S}$	H-Signal	F_{IH}	1
an T, $\bar{R}$ und $\bar{S}$	L-Signal	F_{IL}	2
übrige Eingänge		F_I	1

Logisches Verhalten

t_n		t_{n+1}
J	K	Q
L	L	Q_n
L	H	L
H	L	H
H	H	$\bar{Q}_n$

t_n = Zeitpunkt vor dem Taktimpuls
t_{n+1} = Zeitpunkt nach dem Taktimpuls
L-Potential an $\bar{R}$ bringt Q auf L-Signal
L-Potential an $\bar{S}$ bringt Q auf H-Signal
$\bar{R}$ und $\bar{S}$ arbeiten unabhängig von T

Taktimpuls

1 Slave von Master trennen
2 Signal von J und K in Master eingeben
3 J- und K-Eingänge sperren
4 Information von Master nach Slave übertragen

Schaltschema $^1/_2$ FZJ 121



J, K=Eingängen, Q, $\overline{Q}$=Ausgänge, $\overline{R}$=Rückstelleingang $\overline{S}$=Stelleingang, T=Takteingang

FZJ 131
FZJ 135

Bestellbezeichnungen

FZJ 131: Q67000-J388
FZJ 135: Q67000-J389

Vier D-Flipflop (vorläufige Daten)

Der Baustein FZJ 131/135 enthält vier taktzustandsgesteuerte D-Flipflop. Informationen an D werden bei T = H nach Q übernommen. Bei T = L ist der D-Eingang gesperrt.
Typische Anwendung: 4-Bit-Zwischenspeicher.

Statische Kenndaten im 12-V-Bereich im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		11,4	12	13,5	V
H-Eingangsspannung	U_{IH}	$U_S=U_{SB}$	7,5			V
L-Eingangsspannung	U_{IL}	$U_S=U_{SB}$ und U_{SA}			4,5	V
H-Ausgangsspannung	U_{QH}	$U_S=U_{SB}$, $-I_{QH}=0{,}1$ mA, $U_{IH}=7{,}5$V	10,0	11,3		V
L-Ausgangsspannung	U_{QL}	$U_S=U_{SB}$, $I_{QL}=15$mA, $U_{ID}=4{,}5$V, $U_{IT}=7{,}5$V		0,9	1,7	V
Statische Störsicherheit	U_{ssH}		2,5	5		V
	U_{ssL}		2,8	5		V
H-Eingangsstrom pro Eingang	I_{IH}	$U_I=U_S=U_{SA}$			1	µA
L-Eingangsstrom an D	$-I_{IL}$	$U_S=U_{SA}$, $U_{IL}=1{,}7$V			3	mA
L-Eingangsstrom an T	$-I_{IL}$	$U_S=U_{SA}$, $U_{IL}=1{,}7$V			6	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	$U_S=U_{SA}$, $U_I=U_Q=0$V	9	15	25	mA
Speisestrom	I_S	$U_S=U_{SA}$, $U_I=0$V	22		32	mA
Leistungsverbrauch	P	$U_S=U_{SA}$, $U_I=0$V		264	432	mW

Statische Kenndaten im 15-V-Bereich im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		13,5	15	17	V
H-Eingangsspannung	U_{IH}	$U_S=U_{SB}$	7,5			V
L-Eingangsspannung	U_{IL}	$U_S=U_{SB}$ und U_{SA}			4,5	V
H-Ausgangsspannung	U_{OH}	$U_S=U_{SB}$, $-I_{OH}=0{,}1$ mA, $U_{IH}=7{,}5$ V	12,0	14,3		V
L-Ausgangsspannung	U_{OL}	$U_S=U_{SB}$, $I_{OL}=18$ mA, $U_{ID}=4{,}5$ V, $U_{IT}=7{,}5$ V		1,0	1,7	V
Statische Störsicherheit	U_{ssH}		4,5	8		V
	U_{ssL}		2,8	5		V
H-Eingangsstrom pro Eingang	I_{IH}	$U_I=U_S=U_{SA}$			1	µA
L-Eingangsstrom an D	$-I_{IL}$	$U_S=U_{SA}$, $U_{IL}=1{,}7$ V			3,6	mA
L-Eingangsstrom an T	$-I_{IL}$	$U_S=U_{SA}$, $U_{IL}=1{,}7$ V			7,2	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	$U_S=U_{SA}$, $U_I=U_Q=0$ V	9	15	25	mA
Speisestrom	I_S	$U_S=U_{SA}$, $U_I=0$ V		28	42	mA
Leistungsverbrauch	P	$U_S=U_{SA}$, $U_I=0$ V		320	720	mW

Logische Daten pro Flipflop			
H-Ausgangslastfaktor pro Ausgang	F_{OH}		100
L-Ausgangslastfaktor pro Ausgang	F_{OL}		10
Eingangslastfaktor an D	F_I		2
Eingangslastfaktor an T	F_I	gilt für 2 Flipflop	4

FZJ 131
FZJ 135



Anschlußanordnung
Ansicht von oben

Schaltschema (ein Flipflop)



Logisches Verhalten (jedes Flipflop)

Eingänge T	D_n	Ausgang Q_{n+1}
L	L	Q_n
L	H	Q_n
H	L	L
H	H	H

n: Zeitpunkt vor dem Informationswechsel an D
n + 1: Zeitpunkt nach dem Informationswechsel an D

Bestellbezeichnungen

FZJ 141: Q67000-J391
FZJ 145: Q67000-J392
FZJ 151: Q67000-J394
FZJ 155: Q67000-J395

FZJ 141 FZJ 145
FZJ 141 A FZJ 145 A
FZJ 151 FZJ 155

Synchrone Zähler (vorläufige Daten)

FZJ 141/145 Synchroner Dezimalzähler
FZJ 141 A/145 A Synchroner Dezimalzähler mit N-Anschluß
FZJ 151/155 Synchroner 4-Bit-Binärzähler mit N-Anschluß

Die Bausteine FZJ 141/145 und FZJ 151/155 sind synchrone Zähler mit je einem Stelleingang pro Bit, gemeinsamem Rückstelleingang, Taktverriegelung und Übertragsfreigabe. Der in JK-Flipflops gespeicherte Zählerinhalt steht an den Ausgängen Q zur Verfügung. Die Ausgangsinformation erscheint jeweils nach der fallenden Taktflanke.
Der Betrieb des Zählers ist in Impulsdiagrammen dargestellt.

Statische Kenndaten im 12-V-Bereich		Prüfbedingungen	Prüfschaltungen	untere Grenze B	typ	obere Grenze A	Einheit
im Temperaturbereich 1 und 5							
Speisespannung	U_S			11,4	12	13,5	V
H-Eingangsspannung	U_{IH}	$U_S=U_{SB}$		7,5			V
L-Eingangsspannung	U_{IL}	$U_S=U_{SA}$ und U_{SB}				4,5	V
H-Ausgangsspannung	U_{QH}	$U_S=U_{SB}, -I_{QH}=0{,}1$ mA		10	11,3		V
L-Ausgangsspannung	U_{QH}	$U_S=U_{SB}, -I_{QL}=15$ mA			0,9	1,7	V
Statische Störsicherheit							
H-Signal	U_{ssH}			2,5	5		V
L-Signal	U_{ssL}			2,8	5		V
H-Eingangsstrom pro Eingang	I_{IH}	$U_S=U_I=U_{SA}$				1	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	$U_S=U_{SA}, U_{IL}=1{,}7$ V			0,8	1,5	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	$U_S=U_{SA}, U_Q=0$ V		9	15	25	mA
H-Speisestrom	I_{SH}	$U_S=U_{SA}, U_I=U_{SA}$			12		mA
L-Speisestrom	I_{SL}	$U_S=U_{SA}$ Eingang $\overline{R}$: $U_I=0$ V sonst. Eing.: $U_I=U_{SA}$			20		mA

Schaltzeiten bei $U_S=12$ V, $F_Q=1$, $T_U=25$ °C

Kondensator	C_N					1	nF
Taktimpulsdauer	t_{pT}	bei 4,5 V über Masse		0,5			µs
Maximale Zählfrequenz	f_T	Taktverhältnis 1:1		0,5			Mhz
Rückstellimpulsdauer	t_{pR}			0,5			µs
Totzeit n. Rückstellg. durch $\overline{R}$ bezogen auf die fall. Taktflanke	t_t		53			2	µs
Rückstellimpulsdauer beim Setzen	t_{pR}	bei 4,5 V über Masse	54	1			µs
Vorbereitungszeit an $\overline{A}$, $\overline{B}$, $\overline{C}$, $\overline{D}$	t_V		54	1			µs
Haltezeit an $\overline{A}$, $\overline{B}$, $\overline{C}$, $\overline{D}$	t_H		54	1			µs

FZJ 141 FZJ 145
FZJ 141 A FZJ 145 A
FZJ 151 FZJ 155

		Prüfbedingungen	Prüfschaltungen	untere Grenze B	typ	obere Grenze A	Einheit
Signal-Laufzeit							
von T nach Q	t_{PLH}		50		200		ns
	t_{PHL}		50		200		ns
von T nach Ü	t_{PLH}		50		400		ns
	t_{PHL}	C_L=10 pF bei	50		300		ns
von $F_Ü$ nach Ü	t_{PLH}	4,5 V über Masse	52		200		ns
	t_{PHL}		52		60		ns
von $\overline{R}$ nach Q	t_{PHL}		53		150		ns
von $\overline{A}$ nach Q_A, $\overline{B}$ nach Q_C	t_{PLH}		51		120		ns
$\overline{C}$ nach Q_C, $\overline{D}$ nach Q_D	t_{PHL}		51		120		ns
Signal-Übergangszeit am Takteingang T	t_T			1			V/µs

Statische Kenndaten im 15-V-Vereich im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		13,5	15	17,0	V
H-Eingangsspannung	U_{IH}	$U_S=U_{SB}$	7,5			V
L-Eingangsspannung	U_{IL}	$U_S=U_{SB}$ und U_{SA}			4,5	V
H-Ausgangsspannung	U_{QH}	$U_S=U_{SB}$, $-I_{QH}$=0,1 mA	12	14,3		V
L-Ausgangsspannung	U_{QH}	$U_S=U_{SB}$, I_{QL}=18 mA		1	1,7	V
Statische Störsicherheit						
H-Signal	U_{ssH}		4,5	8		V
L-Signal	U_{ssL}		2,8	5		V
H-Eingangsstrom pro Eingang	I_{IH}	$U_S=U_I=U_{SA}$			1	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	$U_S=U_{SA}$, U_{IL}=1,7 V		1	1,8	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	$U_S=U_{SA}$, U_Q=0 V	9	15	25	mA
H-Speisestrom	I_{SH}	$U_S=U_{SA}$, $U_I=U_{SA}$		15		mA
L-Speisestrom	I_{SL}	$U_S=U_{SA}$ Eingang R: U_I=0 V sonst. Eing.: $U_I=U_{SA}$		23		mA

Logische Daten			
H-Ausgangslastfaktor pro Ausgang	F_{QH}		100
L-Ausgangslastfaktor pro Ausgang	F_{QL}		10
Eingangslastfaktor pro Eingang	F_I		1



Anschlußanordnung
Ansicht von oben

Blockschaltbild des FZJ 141/145, FZJ 141 A/145 A
N_T-Anschluß nur bei FZJ 141 A/145 A



Blockschaltbild des FZJ 151/155



FZJ 141 FZJ 145
FZJ 141 A FZJ 145 A
FZJ 151 FZJ 155

Logisches Verhalten des Dezimalzählers FZJ 141/145, FZJ 141 A/145 A

Zählbedingung: $\overline{A}=\overline{B}=\overline{C}=\overline{D}=F=F_{\ddot{U}}=\overline{R}=H$

Zählfolge	Ausgänge				
	Ü	Q_D	Q_C	Q_B	Q_A
0	L	L	L	L	L
1	L	L	L	L	H
2	L	L	L	H	L
3	L	L	L	H	H
4	L	L	H	L	L
5	L	L	H	L	H
6	L	L	H	H	L
7	L	L	H	H	H
8	L	H	L	L	L
9	H	H	L	L	H

Logisches Verhalten des Binärzählers FZJ 151/155

Zählbedingung: $\overline{A}$ $\overline{B}=\overline{C}=\overline{D}=F=F_{\ddot{U}}=\overline{R}=H$

Zählfolge	Ausgänge				
	Ü	Q_D	Q_C	Q_B	Q_A
0	L	L	L	L	L
1	L	L	L	L	H
2	L	L	L	H	L
3	L	L	L	H	H
4	L	L	H	L	L
5	L	L	H	L	H
6	L	L	H	H	L
7	L	L	H	H	H
8	L	H	L	L	L
9	L	H	L	L	H
10	L	H	L	H	L
11	L	H	L	H	H
12	L	H	H	L	L
13	L	H	H	L	H
14	L	H	H	H	L
15	H	H	H	H	H

Stell-und Rückstellbedingungen

Eingänge					Ausgänge			
$\overline{R}$	$\overline{A}$	$\overline{B}$	$\overline{C}$	$\overline{D}$	Q_A	Q_B	Q_C	Q_D
L	H	H	H	H	L	L	L	L
L	L	X	X	X	H	X	X	X
L	X	L	X	X	X	H	X	X
L	X	X	L	X	X	X	H	X
L	X	X	X	L	X	X	X	H

Die Stell- und Rückstelleingänge arbeiten unabhängig von T und F. Werden die Stell- und Rückstelleingänge nicht benützt, so müssen sie mit U_S verbunden werden. Zum Speichern der Information an $\overline{A}$ bis $\overline{D}$ muß zuerst $\overline{R}$ auf H und dann $\overline{A}$ bis $\overline{D}$ auf H geschaltet werden.

X = L- oder H-Signal

Impulsdiagramm für die Voreinstellung



Freigabebedingungen

Eingang F	Betriebsart
L	sperren
H	zählen

Eingang F_U	Übertragsausgang Ü
L	L
H	L oder H

Impulsdiagramm des Dezimalzählers FZJ 141/145 FZJ 141 A/145 A mit den Funktionen:

1. Rückstellen des Zählers auf Q = L
2. Stellen des Zählers auf binär 6
3. Zählen von binär 7 bis 2 mit Übertragsimpuls
4. Sperren



FZJ 151
FZJ 155

Impulsdiagramm des Binärzählers FZJ 151/155 mit den Funktionen:

1. Rückstellen des Zählers auf Q = L
2. Stellen des Zählers auf binär 12
3. Zählen von binär 13 bis 2 mit Übertragsimpuls
4. Sperren



Bestellbezeichnungen

FZJ 161: Q67000-J507
FZJ 165: Q67000-J562

FZJ 161
FZJ 165

Synchrones 4-Bit-Schieberegister mit Stell- und Rückstelleingängen und N-Anschluß (Vorläufige Daten)

Der Baustein FZJ 161/165 ist ein synchrones 4-Bit-Schieberegister mit Serien- oder Parallelein-gabe und Serien- oder Parallelausgabe für Rechtsschiebebetrieb. Der Betrieb des Registers ist im Impulsdiagramm dargestellt.
Das Schieberegister eignet sich als Serien-Parallel-Umsetzer, Parallel-Serien-Umsetzer, Register und Speicher.

Statische Kenndaten im 12-V-Bereich im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		11,4	12	13,5	V
H-Eingangsspannung	U_{IH}	$U_S=U_{SB}$	7,5			V
L-Eingangsspannung	U_{IL}	$U_S=U_{SB}$ und U_{SA}			4,5	V
H-Ausgangsspannung	U_{QH}	$U_S=U_{SB}$, $-I_{QH}=0{,}1$ mA, $U_{IL}=4{,}5$ V	10,0	11,3		V
L-Ausgangsspannung	U_{QL}	$U_S=U_{SB}$, $I_{QL}=15$ mA		0,9	1,7	V
Statische Störsicherheit						
H-Signal	U_{esH}		2,5	5		V
L-Signal	U_{esL}		2,8	5		V
H-Eingangsstrom pro Eingang	I_{IH}	$U_I=U_{SA}$			1	µA
L-Eingangsstrom an S	$-I_{IL}$	$U_S=U_{SA}$, $U_{IL}=1{,}7$ V			6	mA
L-Eingangsstrom übrige Eingänge	$-I_{IL}$	$U_S=U_{SA}$, $U_{IL}=1{,}7$ V			1,5	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	$U_S=U_A$, $U_{SI}=U_Q=0$ V	9	15	25	mA
Speisestrom	I_S	$U_S=U_{SA}$, $U_I=0$ V		21	33	mA

FZJ 161
FZJ 165

Statische Kenndaten im 15-V-Bereich im Temperaturbereich 1 und 5		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		13,5	15	17	V
H-Eingangsspannung	U_{IH}	$U_S=U_{SB}$	7,5			V
L-Eingangsspannung	U_{IL}	$U_S=U_{SB}$ und U_{SA}			4,5	V
H-Ausgangsspannung	U_{QH}	$U_S=U_{SB}$, $-I_{QH}=0{,}1$ mA $U_{IL}=4{,}5$ V	12,0	14,3		V
L-Ausgangsspannung	U_{QL}	$U_S=U_{SB}$, $I_{QL}=18$ mA		1,0	1,7	V
Statische Störsicherheit						
H-Signal	U_{SSH}		4,5	8,0		V
L-Signal	U_{SSL}		2,8	5,0		V
H-Eingangsstrom pro Eingang	I_{IH}	$U_I=U_{SA}$			1	µA
L-Eingangsstrom an S	$-I_{IL}$	$U_S=U_{SA}$, $U_{IL}=1{,}7$ V			7,2	mA
L-Eingangsstrom übrige Eingänge	$-I_{IL}$	$U_S=U_{SA}$, $U_{IL}=1{,}7$ V			1,8	mA
Kurzschlußausgangsstrom pro Ausgang	$-I_Q$	$U_S=U_{SA}$, $U_I=U_Q=0$ V	9	15	25	mA
Speisestrom	I_S	$U_S=U_{SA}$, $U_I=0$ V		26	42	mA

Logische Daten			
H-Ausgangslastfaktor pro Ausgang	F_{QH}	100	
L-Ausgangslastfaktor pro Ausgang	F_{QL}	10	
Eingangslastfaktor bei S	F_I	4	
übrige Eingänge		1	



Anschlußanordnung
Ansicht von oben

Blockschaltbild



Impulsdiagramm



Bestellbezeichnung

FZK 101: Q67000–K6
FZK 105: Q67000–K7

FZK 101
FZK 105

Zeitglied mit N-Anschluß

Das Zeitglied FZK101/105 hat folgende elektrische Funktionen und Eigenschaften:

1. Monostabile Kippstufe, L, J und M verbinden.
2. Impulsverzögerung, L und K verbinden.
3. Impulsverkürzung, J und M verbinden.
4. Einschaltverzögerung, L-K und M-O verbinden.
5. Die Impulsverzögerung ist nachtriggerbar, wenn für die Impulspause $t_p > t_t$ gilt.
6. Es kann ein gepolter Kondensator C_t als zeitbestimmendes Glied verwendet werden.
7. Nach dem Einschalten der Speisespannung U_S ist Q dann auf L, wenn $\bar{R}$ während des Einschaltens auf L liegt.
8. An den Anschlüssen J, K, L, M dürfen keine Spannungen oder Ströme eingeprägt werden. Die zur Funktionsumschaltung notwendigen Verbindungen zwischen diesen Anschlüssen sind so kurz wie möglich zu halten (max. 5 mm).
9. Wird der Baustein an den Eingängen C und D angesteuert, dann muß Eingang A oder B auf L-Signal gelegt werden.
10. Beschaltung mit Zusatzkondensator erfolgt zwischen Anschluß N und Masse.

Statische Kenndaten

im 12-V-Bereich
im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		11,4	12,0	13,5	V
H-Eingangsspannung	U_{IH}	$U_S = U_{SB}$	7,5			V
L-Eingangsspannung	U_{IL}	$U_S = U_{SB}$ und U_{SA}			4,5	V
H-Ausgangsspannung	U_{QH}	$U_S = U_{SB}$ und U_{SA}, U_{IL}=4,5 V, $-I_{QH}$=0,1 mA	10,0	11,3		V
L-Ausgangsspannung	U_{QL}	$U_S = U_{SB}$, U_{IH}=7,5 V, I_{QL}=15 mA		1,0	1,7	V
Statische Störsicherheit						
H-Signal	U_{ss}		2,5	5,0		V
L-Signal	U_{ss}		2,8	5,0		V
H-Eingangsstrom pro Eingang	I_{IH}	$U_S = U_{SA}$, $U_I = U_{IHA}$			1,0	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	$U_S = U_{SA}$, U_{IL}=1,7 V		0,8	1,5	mA
Kurzschlußausgangsstrom	$-I_Q$	$U_S = U_{SA}$, T_U=25 °C	9,0	15,0	25,0	mA
L-Speisestrom	I_{SL}			13,0	19,0	mA
H-Speisestrom	I_{SH}			12,0	18,5	mA

FZK 101
FZK 105

Statische Kenndaten
im 15-V-Bereich
im Temperaturbereich 1 und 5

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		13,5	15,0	17,0	V
H-Eingangsspannung	U_{IH}	$U_S = U_{SB}$	7,5			V
L-Eingangsspannung	U_{IL}	$U_S = U_{SB}$ und U_{SA}			4,5	V
H-Ausgangsspannung	U_{IH}	$U_S = U_{SB}$ und U_{SA} U_{IL}=4,5 V, $-I_{QH}$=0,1 mA	12,0	14,3		V
L-Ausgangsspannung	U_{IL}	$U_S = U_{SB}$ U_{IH}=7,5 V, I_{QL}=18 mA		1,1	1,7	V
Statische Störsicherheit						
H-Signal	U_{ss}		4,5	8,0		V
L-Signal	U_{ss}		2,8	5,0		V
H-Eingangsstrom pro Eingang	I_{IH}	$U_S = U_{SA}$, $U_I = U_{IHA}$			1,0	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	$U_S = U_{SA}$, U_{IL}=1,7 V		1,0	1,8	mA
Kurzschlußausgangsstrom	$-I_Q$	$U_S = U_{SA}$, T_U=25 °C	9,0	15,0	25,0	mA
H-Speisestrom	I_{SH}			14,0	22,0	mA
L-Speisestrom	I_{SL}			15,0	23,0	mA

Schaltzeiten für die 12-V- und 15-V-Bereiche

Signal-Laufzeit	t_{PLH}			270		ns
Signal-Laufzeit bei Impulsverzögerung und Rückstellung durch $\overline{R}$ bei Impuls- und Einschaltverzögerung	t_{PHL}			$0{,}1 \cdot t_t$		
Signal-Laufzeit der übrigen Betriebsarten	t_{PHL}			180		ns
Vorbereitungszeit an C oder D	t_v		500			ns
Eingangsimpulsdauer	t_i		500			ns
Ausgangsimpulsdauer	t_Q		400			ns
Signal-Übergangszeit der Triggerimpulse an A oder B	t_{TLH}		0,1			V/µs
an C oder D	t_{THL}		1			V/µs
Erholzeit	t_t			$(C_o + C_t) \cdot 10_3$		s, F
Rückstellimpulsdauer	t_R		0,5			µs

Zeitbestimmendes Glied

Widerstand	R_t		45		500	kΩ
empfohlener Widerstandsbereich für hohe Genauigkeit	R_t		40		200	kΩ
Kondensator	C_t		keine Beschränkung			µF
Kondensator	C_N		0		500	pF
Innere Kapazität zwischen Anschluß H und O_s	C_O			10		pF



Anschlußanordnung
Ansicht von oben



Logische Daten		obere Grenze A
HH-Ausgangslastfaktor pro Ausgang	F_{QH}	100
LL-Ausgangslastfaktor pro Ausgang	F_{QL}	10
Eingangslastfaktor pro Eingang	F_I	1
Logische Funktion	$Q = (A \wedge B) \vee (\overline{C \wedge D})$ siehe Impulsdiagramm	

Impulsdiagramm für:



Rückstellung durch R̄
(für alle Betriebsarten)



monostabile Kippstufe
(L, J, und M verbinden)

$t_Q = 0{,}7 \cdot R_t \cdot (C_0 + C_t)$

FZK 101
FZK 105

Impulsdiagramm für:



Impulsverzögerung
(L und K verbinden)

$t_d = 0{,}7 \cdot R_t \cdot (C_0 + C_t)$



Einschaltverzögerung
(L und K verbinden
M und O_S verbinden)

Rückstellung des Ausgangs Q auf L-Signal nur durch $\bar{R}$

$t_d = 0{,}7 \cdot R_t \cdot (C_0 + C_t)$



Impulsverkürzung
(J und M verbinden)

a) $t_I > 0{,}7 \cdot R_t \cdot (C_0 + C_t)$

$t_{Q1} = 0{,}7 \cdot R_t \cdot (C_0 + C_t)$



b) $t_I \leqq 0{,}7 \cdot R_t \cdot (C_0 + C_t)$

$t_{Q2} = t_I$

Schaltschema



FZL 101

Bestellbezeichnung
FZL 101: Q67000-L68

BCD-Dezimal-Dekoder/Treiber für Ziffernanzeigeröhren
(vorläufige Daten)

Der Baustein FZL 101 dekodiert binär kodierte Dezimalzahlen. Hochsperrende Treibertransistoren in den Ausgängen ermöglichen den Betrieb von Ziffernanzeigeröhren. Als zugehöriger Dezimalzähler eignet sich der Baustein FZJ 141. Dabei wird der Ausgang Q_A des FZJ 141 mit dem Eingang A des FZL 101, Q_B mit B, Q_C mit C und Q_D mit D verbunden.
Binäre Eingangsinformationen der Dezimalzahlen 10 bis 15 werden ausgeblendet (Pseudotetratenausblendung).

Zusätzlich gelten folgende Grenzdaten:		untere Grenze B	obere Grenze A	Einheit
Ausgangsspannung (Ausgangstransistor gesperrt)	U_Q	0	65	V
Ausgangsstrom pro Ausgang (Ausgangstransistor gesperrt) für jeweils einen Ausgang	I_Q	0	2	mA
Ausgangsstrom pro Ausgang (Ausgangstransistor leitend)	I_Q	0	20	mA

Statische Kenndaten im 12-V-Bereich im Temperaturbereich 1		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		11,4	12,0	13,5	V
H-Eingangsspannung	U_{IH}	$U_S=U_{SB}$	8,0			V
L-Eingangsspannung	U_{IL}	$U_S=U_{SB}$ und U_{SA}			5,0	V
L-Ausgangsspannung	U_{QL}	$U_S=U_{SB}$, $I_{QL}=9$ mA			2,5	V
Statische Störsicherheit						
H-Signal	U_{ssH}		2,0	4,5		V
L-Signal	U_{ssL}		3,3	5,5		V
Ausgangsstrom	I_Q	$U_S=U_{SA}$, $U_Q=65$ V			100	µA
pro Ausgang	I_Q	$U_S=U_{SA}$, $U_Q=60$ V			5	µA
H-Eingangsstrom pro Eingang	I_{IH}	$U_S=U_I=U_{SA}$			1	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	$U_S=U_{SA}$, $U_I=0$ V		0,8	1,5	mA
Speisestrom	I_S	$U_S=U_{SA}$ Eingang A, C, D: $U_I=0$ V		17	25	mA
Leistungsverbrauch	P	Eingang: B: $U_I=U_{SA}$		205	340	mW

Statische Kenndaten im 15-V-Bereich		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
im Temperaturbereich 1						
Speisespannung	U_S		13,5	15,0	17,0	V
H-Eingangsspannung	U_{IH}	$U_S=U_{SB}$	8,0			V
L-Eingangsspannung	U_{IL}	$U_S=U_{SB}$ und U_{SA}			5,0	V
L-Ausgangsspannung	U_{QL}	$U_S=U_{SB}$, $I_{QL}=9\,mA$			2,5	V
Statische Störsicherheit						
H-Signal	U_{ssH}		4,0	7,5		V
L-Signal	U_{ssL}		3,3	5,5		V
Ausgangsstrom	I_Q	$U_S=U_{SA}$, $U_Q=65\,V$			100	µA
pro Ausgang	I_Q	$U_S=U_{SA}$, $U_Q=60\,V$			5	µA
H-Eingangsstrom pro Eingang	I_{IH}	$U_S=U_I=U_{SA}$			1	µA
L-Eingangsstrom pro Eingang	$-I_{IL}$	$U_S=U_{SA}$, $U_I=0\,V$		1	1,8	mA
Speisestrom	U_S	$U_S=U_{SA}$ Eing. A, C, D: $U_I=0\,V$		18	27	mA
Leistungsverbrauch	P	Eingang B: $U_I=U_{SA}$		270	460	mW

FZL 101



Anschlußanordnung Ansicht von oben

Logisches Verhalten

BCD-Eingänge				Dezimal-Ausgänge									
D	C	B	A	0	1	2	3	4	5	6	7	8	9
L	L	L	L	L	H	H	H	H	H	H	H	H	H
L	L	L	H	H	L	H	H	H	H	H	H	H	H
L	L	H	L	H	H	L	H	H	H	H	H	H	H
L	L	H	H	H	H	H	L	H	H	H	H	H	H
L	H	L	L	H	H	H	H	L	H	H	H	H	H
L	H	L	H	H	H	H	H	H	L	H	H	H	H
L	H	H	L	H	H	H	H	H	H	L	H	H	H
L	H	H	H	H	H	H	H	H	H	H	L	H	H
H	L	L	L	H	H	H	H	H	H	H	H	L	H
H	L	L	H	H	H	H	H	H	H	H	H	H	L
H	L	H	L	H	H	H	H	H	H	H	H	H	H
H	L	H	H	H	H	H	H	H	H	H	H	H	H
H	H	L	L	H	H	H	H	H	H	H	H	H	H
H	H	L	H	H	H	H	H	H	H	H	H	H	H
H	H	H	L	H	H	H	H	H	H	H	H	H	H
H	H	H	H	H	H	H	H	H	H	H	H	H	H

Betrieb mit Ziffernanzeigeröhre



Anmerkungen:

Empfohlene Speisespannung für Anzeigeröhre $U_S = 200$ V

Kommen die Eingangskombinationen 10 bis 15 nicht vor, so wird U_S von der verwendeten Röhre bestimmt.

Widerstand R_L hängt von der Brennspannung U_B und dem Brennstrom I_B der Anzeigeröhre wie folgt ab:

$$R_L = \frac{U_S - U_B}{I_B}\ \Omega$$

Blockschaltbild



Prüfschaltungen zur LSL-Serie FZ 100



Prüfschaltung 1



Prüfschaltung 2



Prüfschaltung 3



Prüfschaltung 4



Prüfschaltung 5



Prüfschaltung 6



Prüfschaltung 7



Prüfschaltung 8



Prüfschaltung 9



Prüfschaltung 10



Prüfschaltung 11



Prüfschaltung 12



Prüfschaltung 13



Prüfschaltung 14



Prüfschaltung 15



Prüfschaltung 16



Prüfschaltung 17



Prüfschaltung 18



Jeder Ausgang wird getrennt getestet

Prüfschaltung 19



Prüfschaltung 20



Prüfschaltung 21

FZ 100



Prüfschaltung 22

Jeder Ausgang wird getrennt getestet



Prüfschaltung 23

I_S: U_{IH} an alle Eingänge

I_{IH}: Jeder Eingang wird getrennt getestet

U_{IH} an	Masse an
J_1 oder J_2	T, $\bar{S}$, J_2 oder J_1
K_1 oder K_2	T, $\bar{R}$, K_2 oder K_1
$\bar{R}$	J_1 und J_2, T
$\bar{S}$	K_1 und K_2, T
T	J_1, J_2, K_1, K_2, $\bar{R}$ und $\bar{S}$



Prüfschaltung 24

Jeder Eingang wird getrennt getestet

U_{IL} an	4,5 V an	17 V an
J_1 oder J_2	$\bar{R}$	T, J_2 oder J_1
K_1 oder K_2	$\bar{S}$	T, K_2 oder K_1
$\bar{R}$		J_1 und J_2
$\bar{S}$		K_1 und K_2
T		J_1, J_2, K_1 und K_2



Prüfschaltung 25





Prüfschaltung 26

Pulsgeneratorkenndaten:

t_{TLH}=350 ns, t_{THL}=120 ns, t_p=1 µs
Pulsamplitude: +10 V.

Die Last setzt sich zusammen aus Aufbau- und Streukapazitäten und einem Schaltglied FZH 141.





Prüfschaltung 27

Pulsgeneratorkenndaten: t_{TLH}=350 ns, t_{THL}=240 ns; Pulsamplitude: +10 V.

Für die Messung von Eingang 2 nach Ausgang 7 wird Eingang 4, bei einer zweiten Messung Eingang 1 auf Masse gelegt. Für die Messung von Eingang 15 nach Ausgang 9 bleiben alle übrigen Eingänge offen, t_{TLH} und t_{THL} werden am nicht invertierenden Ausgang 7 gemessen.





Prüfschaltung 28

Pulsgeneratorkenndaten: t_{TLH}=350 ns, t_{THL}=120 ns; Pulsamplitude: +10 V.
Meßpegel: Eingangsimpuls 4,5 V über Masse, Ausgangsimpuls 1,5 V (für U_{SK}=5 V) bzw. 4,5 V (für U_{SK}=12 V) über Masse.





Prüfschaltung 29

Pulsgeneratorkenndaten: t_{TLH}=10 ns, t_{THL}=5 ns; Pulsamplitude: +3 V
Meßpegel: 1,5 V über Masse (Eingangsimpuls); 4,5 V über Masse (Ausgangsimpuls).

Messung der Verzögerungszeit
R̄ oder S̄ nach Q oder Q̄





Prüfschaltung 30

Pulsgeneratorkenndaten:
t_{THL}=350 ns,
t_{TLH}=120 ns, t_{pR}=t_{pS}=700 ns
Pulsamplitude: +10 V
Nichtangesteuerte Eingänge sind offenzulassen.
Die Last (C_L=10 pF) beinhaltet Tastkopf und Aufbaukapazitäten.
$t_{PHLR(S)}$ und $t_{PLHR(S)}$ werden bei der Spannung 4,5 V über Masse gemessen.

FZ 100

Messung der Verzögerungszeit »Takt nach Q oder $\bar{Q}$«





Prüfschaltung 31

Pulsgeneratorkenndaten: t_{TLH}=350 ns, t_{THL}=120 ns, t_{pT}=400 ns

Pulsamplitude=+9 V, +1 V offset
Nichtangesteuerte Eingänge sind offenzulassen.
Die Last (C_L=10 pF) beinhaltet Tastkopf und Aufbaukapazitäten.
t_{PHLT} und t_{PLHT} werden bei der Spannung 4,5 V über Masse gemessen.





Prüfschaltung 50
nicht benützte Eingänge mit U_S verbinden





Prüfschaltung 51
nicht benützte Eingänge mit U_S verbinden

FZ 100





	Eingänge						Ausgang
	$\bar{A}$	$\bar{B}$	$\bar{C}$	$\bar{D}$	$\bar{R}$	T	U
FZJ 141	U_{IL}	U_{IH}	U_{IH}	U_{IL}	U_{IH}	U_{IL}	U_{QH}
FZJ 151	U_{IL}	U_{IL}	U_{IL}	U_{IL}	U_{IH}	U_{IL}	U_{QH}

Prufschaltung 52



Prufschaltung 53
nicht benutzte Eingange mit U_S verbinden







Prüfschaltung 54
nicht benutzte Eingänge mit U_S verbinden

FZ 100

Gehäuse-Bauformen der LSL-Serie

Plastik-Steckgehäuse 14 Anschlüsse 20 A 14 DIN 41866 (TO-116)



Gewicht etwa 1,1 g
Maße mm

Plastik-Steckgehäuse 16 Anschlüsse 20A 16 DIN 41866



Gewicht etwa 1,2 g
Maße mm

Digitale Sonderbausteine

SAS 201

Bestellbezeichnung
Q67000-S 21

Magnetisch betätigter kontaktloser Schalter

Der Baustein SAS 201 (frühere Bezeichnung S 259) ist ein kontaktloser Schalter, der durch ein Magnetfeld betätigt wird. Die Ausgänge mit offenen Kollektoren ermöglichen wired-AND-Verknüpfungen zur Erzeugung kodierter Signale. Die Ausgänge Q_1 und Q_2 geben gleichphasige Ausgangsimpulse ab, die unabhängig von der Einwirkungsdauer des Magnetfeldes sind. Auf Anfrage können Typen mit selektierten Werten für B_E, B_A und B_H geliefert werden.

Grenzdaten		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		0		27	V
Ausgangsstrom	I_{Q1}, I_{Q2}		0		30	mA
Umgebungstemperatur	T_U		0		70	°C
Lagertemperatur	T_S		−40		150	°C
Statische Kenndaten bei U_S=4,5 bis 15 V, T_U=5 bis 60 °C						
Speisestrom	I_S				8	mA
Einschaltinduktion	B_E		88			mT*
Ausschaltinduktion	B_A				15	mT*
Magnetische Hysterese	B_H		15		35	mT*
Ausgangsstrom	$-I_{Q1}$, $-I_{Q2}$	$B<B_A$			10	µA
Ausgangsspannung	U_{Q1}, U_{Q2}	$I_{Q1}=I_{Q2}=16$ mA, $B>B_E$			0,4	V
Schaltzeiten bei U_S=6 V, T_U=25 °C						
Ausgangsimpulsdauer	t_Q	zw. 50 und 50%	15	20		µs
Signalübergangszeit	t_{TLH}	zw. 10 und 90%			1,5	µs
	t_{THL}	zw. 90 und 10%			1,5	µs

* 1 T (Tesla) = 10^3 mT = 10^4 G (Gauss)

Gehäusebauform



Maße in mm

Impulsdiagramm



SAS 211

Bestellbezeichnung
Q67000–S 22

Magnetisch betätigter kontaktloser Schalter

Der Baustein SAS 211 (frühere Bezeichnung S 059) ist ein kontaktloser Schalter, der durch ein Magnetfeld betätigt wird. Die Ausgänge mit offenen Kollektoren ermöglichen wired-AND-Verknüpfungen zur Erzeugung kodierter Signale. Die Ausgänge Q_1 und Q_2 geben gleichphasige Signale ab. Auf Anfrage können Typen mit selektierten Werten für B_E, B_A und B_H geliefert werden.

Grenzdaten		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_S		0		27	V
Ausgangsstrom	I_{Q1}, I_{Q2}		0		30	mA
Umgebungstemperatur	T_U		0		70	°C
Lagertemperatur	T_S		−40		150	°C
Statische Kenndaten bei U_S=4,5 bis 15V, T_U=5 bis 60 °C						
Speisestrom	I_S				7	mA
Einschaltinduktion	B_E		88			mT*
Ausschaltinduktion	B_A				15	mT*
Magnetische Hysterese	B_H		15		35	mT*
Ausgangsstrom	$-I_{Q1}$, $-I_{Q2}$	$B<B_A$			10	µA
Ausgangsspannung	U_{Q1}, U_{Q2}	$I_{Q1}=I_{Q2}=16$ mA $B>B_E$			0,4	V
Schaltzeiten bei U_S=6V, T_U=25 °C						
Signalübergangszeit	t_{TLH}	zw. 10 und 90%			1	µs
	t_{THL}	zw. 90 und 10%			1	µs

* 1 T (Tesla) = 10^3 mT = 10^4 G (Gauss)

Gehäusebauform



Maße in mm

Typischer Verlauf der Einschaltinduktion (1) und der Ausschaltinduktion (2) als Funktion der Gehäusetemperatur



MOS-Serie

(MOS-Serie Metall-Oxid-Silizium)

Inhaltsverzeichnis

Allgemeine Angaben zu den MOS-Metall-Oxid-Silizium-Schaltungen 467
Schutzmaßnahmen für MOS-Schaltungen 468
Zusammenstellung verwendeter Formelzeichen für MOS-Schaltungen 469
Gehäusebauformen der MOS-Serie 473
Arbeitsablauf bei kundenspezifischen MOS-Entwicklungen 476

Schaltkreis-Typen

FDN 141 A	Programmierbares dynamisches 256 Bit-Schieberegister mit 2 Takteingängen	477
FDN 151 A	Programmierbares dynamisches 256 Bit-Schieberegister mit 1 Takteingang	481
GDR 101, GDR 106	2048, 2240, 2304 Bit-Festwertspeicher	485
SAJ 131, SAJ 135	Statischer Frequenzteiler 1000:1	507
SAJ 131 A, SAJ 135 A	Statischer Frequenzteiler 1000:1 mit externem Rückstelleingang	507
SAJ 131-I, SAJ 135-I	Statischer Frequenzteiler 1000:1 in Ionen-Implantations-Technik	510
SAJ 131 A-I, SAJ 135 A-I	Statischer Frequenzteiler 1000:1 in Ionen-Implantations-Technik	510
SAJ 410	7-stufiger Frequenzteiler	514

Allgemeine Angaben zu den MOS-Metall-Oxid-Silizium-Schaltungen

Die Schaltkreise der Serien FDN, GD und SAJ sind monolithisch integrierte Halbleiterschaltungen in P-Kanal-MOS-Technik. Neben der hohen Packungsdichte zeichnen sich diese Schaltkreise durch große Störsicherheit, geringen Leistungsverbrauch und hohen Eingangswiderstand aus. Die Ausgänge haben Leistungsstufen, die zur Ansteuerung von TTL-Bausteinen geeignet sind. Die Anschlüsse sind durch geeignete Schutzstrukturen gegen Überspannungen geschützt (Näheres siehe Schutzmaßnahmen).

Neben den in diesem Datenbuch angeführten Standardschaltungen für

Schieberegister
Festwertspeicher und
Frequenzteiler

bietet Siemens die Möglichkeit, **kundenspezifische Schaltungen**, d. h. Schaltungen mit einer speziellen, vom Kunden gewünschten Funktion, anzufertigen. Neben Varianten der Standardschaltungen können Subsysteme wie z. B.

Multiplexer
Dekoder
Zähler
Seriell/Parallel-Wandler
Rechenwerke
Steuerlogik

und gesamte digitale Systeme realisiert werden.

Es ist möglich, auf einem Schaltkreis – je nach Struktur der Logik – 150 bis 250 Gatterfunktionen unterzubringen. Die Gesamtgröße eines aus mehreren Schaltkreisen bestehenden MOS-Systems ist nur durch die maximale Arbeitsfrequenz von ca. 1 MHz begrenzt.
Als Grundlage für kundenspezifische Schaltungen können Logikdiagramm, Logikgleichungen oder ein TTL-Konzept dienen. Siemens berät den Kunden bei der Ausarbeitung einer MOS-gerechten Logik bei der geeignetsten Systemteilung mehrere Schaltkreise (Partitioning). Es ist aber auch möglich, daß der Kunde in jeder nachfolgenden Entwicklungsphase mit einem Auftrag für eine Muster- oder Serienfertigung an Siemens herantritt.
Die Übersicht über kundenspezifische MOS-Entwicklungen zeigt die Schnittstellen (1) bis (6), bei denen eine Zusammenarbeit zwischen dem Kunden und Siemens beginnen kann.

Schutzmaßnahmen für MOS-Schaltungen

Wegen der Empfindlichkeit von MOS-Schaltungen gegen Störspannungen und statische Aufladungen sind an den Ein- und Ausgängen Schutzstrukturen mitintegriert:

1. Bei positiven Überspannungen wird ein p-n-Übergang zum Substrat in Durchlaßrichtung geschaltet.
2. Zu hohe negative Eingangsspannungen führen zu einem definierten Diodendurchbruch mit Strombegrenzung.
3. Jeder Ein- und Ausgang führt außerdem auf Gate und Drain eines Transistors mit einer Schwellenspannung von –35 Volt, so daß auch über diese Transistoren Ein- und Ausgänge bei Überspannung kurzgeschlossen werden.

Trotz dieser Schutzschaltungen sollte beachtet werden, daß Kunststoffböden, nichtleitende Arbeitsplatten und Sitzgelegenheiten, sowie kunstfaserhaltige Kleidung zu Aufladungen führen, die für die Schaltungen gefährlich werden können. Personen oder Geräte, die mit den Anschlüssen der Schaltungen in Berührung kommen, sollten daher über einen hohen Widerstand (10 kΩ bis 100 kΩ) geerdet sein.

In Fertigungsräumen hat sich eine relative Luftfeuchte von ca. 70% als zusätzliche Schutzmaßnahme zur Reduzierung statischer Aufladungen gut bewährt.

Beim Einbau von MOS-Schaltungen in Geräte müssen die Grenzdaten besonders beachtet werden. Eine hochohmige Erdung des Lötbades bzw. Lötkolbens sollte durchgeführt werden. Beim Lötbad ist darauf zu achten, daß zu große Spannungsdifferenzen vermieden werden.

Schutzmaßnahmen für den elektrischen Betrieb

Treten beim elektrischen Betrieb von MOS-Schaltungen Störspannungen auf, die an die Anschlüsse gelangen können, so ist dafür zu sorgen, daß die Grenzwerte der Spannungspegel nicht überschritten werden können. Insbesondere sollten die Speisespannungen U_{DD}-U_{SS} bzw. U_{GG}-U_{SS} unmittelbar in der Nähe des Bausteins durch einen Kondensator, der bei hohen Frequenzen einen niedrigen Scheinwiderstand aufweist, überbrückt werden.

Störspannungen, die gegenüber U_{SS} positive Werte annehmen können, müssen durch eine entsprechende Diodenbeschaltung begrenzt werden.

Zusammenstellung verwendeter Formelzeichen für MOS-Schaltungen

Spannungen

U	Spannung, allgemein
U_S	Speisespannung
U_{SS}	Substrat-Speisespannung
U_{DD}	Drain-Speisespannung
U_{GG}	Gate-Speisespannung
U_{ZZ}	Zellen-Speisespannung (Zusätzl. Versorgungssp.)
U_{IH}	H-Eingangsspannung am Informationseingang
U_{IL}	L-Eingangsspannung am Informationseingang
U_{QH}	H-Ausgangsspannung
U_{QL}	L-Ausgangsspannung
$U_{\Phi H}$	H-Eingangsspannung am Takteingang
$U_{\Phi L}$	L-Eingangsspannung am Takteingang
U_I	Eingangsspannung am Informationseingang
U_Φ	Eingangsspannung am Takteingang
$U_{\Phi 1}$	Eingangsspannung am Takteingang 1
$U_{\Phi 2}$	Eingangsspannung am Takteingang 2
$U_{\Phi 3}$	Eingangsspannung am Takteingang 3
$U_{\Phi 4}$	Eingangsspannung am Takteingang 4
U_{AH}	H-Eingangsspannung am Adresseneingang
U_{AL}	L-Eingangsspannung am Adresseneingang
U_A	Eingangsspannung am Adresseneingang
U_{OS}	Offset-Spannung (z. B. GDR 101)
U_R	Rückstellspannung

Ströme

I_{IL}	Sperrstrom des Informationseingangs
$I_{\Phi L}$	Sperrstrom des Takteingangs
I_{DD}	Drain-Speisestrom
I_{GG}	Gate-Speisestrom
I_Q	Laststrom am Ausgang
I_A	Eingangsstrom am Adresseneingang
I_{ZZ}	Zellen-Speisestrom

Widerstände

R_{QH}	H-Ausgangswiderstand
R_{QL}	L-Ausgangswiderstand
R_Q	Lastwiderstand am Ausgang
R_I	Eingangswiderstand des Informationseingangs
$R_{\Phi 1}$	Eingangswiderstand des Takteingangs 1
$R_{\Phi 2}$	Eingangswiderstand des Takteingangs 2
$R_{\Phi 3}$	Eingangswiderstand des Takteingangs 3
R	Widerstand
R_A	Eingangswiderstand des Adresseneingangs

Kapazitäten

C	Kapazität
C_I	Eingangskapazität des Informationseingangs

C_Φ	Eingangskapazität des Takteingangs
$C_{\Phi 1}$	Eingangskapazität des Takteingangs 1
$C_{\Phi 2}$	Eingangskapazität des Takteingangs 2
$C_{\Phi 3}$	Eingangskapazität des Takteingangs 3
C_A	Eingangskapazität des Adresseneingangs
C_Q	Lastkapazität am Ausgang

Frequenzen

f_I	Eingangsfrequenz
f_Φ	Taktfrequenz

Leistungen

P	Verlustleistung (Leistungsverbrauch)
P_{tot}	maximal zulässige Verlustleistung

Temperaturen

T_U	Betriebstemperatur
T_S	Lagertemperatur

Zeiten

t_D	Verzögerungszeit (delay time)
t_P	Laufzeit (propagation time)
t_T	Übergangszeit (transition time $<$ t_r rise time / t_f fall time)
t_W	Impulsbreite (pulse width)
$t_{D1\,HL\,I}$	Überlappzeit (z. B. FDN 141A)
$t_{D1\,LH\,I}$	Verzögerungszeit
$t_{T\,HL\,Q}$	Signalübergangszeit HL des Ausgangssignals
$t_{T\,LH\,Q}$	Signalübergangszeit LH des Ausgangssignals
$t_{D\,HL\,Q}$	Verzögerungszeit der HL-Flanke des Ausgangssignals
$t_{D\,LH\,Q}$	Verzögerungszeit der LH-Flanke des Ausgangssignals (FDN 141A)
$t_{WH\,\Phi}$	H-Impulsbreite des Taktsignals
$t_{WL\,\Phi}$	L-Impulsbreite des Taktsignals
$t_{T\,HL\,\Phi}$	Signal-Übergangszeit HL des Taktsignals
$t_{T\,LH\,\Phi}$	Signal-Übergangszeit LH des Taktsignals
$t_{D\,HL\,\Phi 2}$	Verzögerungszeit der HL-Flanke des Takt 2-Signals
$t_{D\,LH\,\Phi 2}$	Verzögerungszeit der LH-Flanke des Takt 2-Signals
$t_{D\,HL\,\Phi 3}$	Verzögerungszeit der HL-Flanke des Takt 3-Signals
$t_{D\,LH\,\Phi 3}$	Verzögerungszeit der LH-Flanke des Takt 3-Signals
$t_{D2\,HL\,I}$	Verzögerungszeit der HL-Flanke des Eingangssignals
$t_{D2\,LH\,I}$	Verzögerungszeit der LH-Flanke des Eingangssignals (FDN 141A)
$t_{WL\,\Phi}$	L-Impulsbreite des Takteingangs
$t_{WL\,\Phi 1}$	L-Impulsbreite des Taktsignals 1
$t_{WL\,\Phi 2}$	L-Impulsbreite des Taktsignals 2
$t_{WL\,\Phi 3}$	L-Impulsbreite des Taktsignals 3
$t_{WL\,\Phi 4}$	L-Impulsbreite des Taktsignals 4
t_{WCS}	Impulsbreite des Sperrsignals CS
t_{D1A}	Vorlaufzeit der Adreßsignale

t_{D2A}	Verzögerungszeit der Adreßsignale
t_{D1S}	Vorlaufzeit bei Einschaltung der Speisespannung
t_{D2S}	Verzögerungszeit bei Abschaltung der Speisespannung
t_{DHL}	Vorlaufzeit des Signals R/W
$t_{D\overline{Q}}$	Zugriffszeit
t_{DLH}	Verzögerung des Signals R/W
$t_{WR/W}$	Impulsbreite des Lese-Schreib-Signals
t_{DW}	Umschaltung des Signals R/W auf Lesen
t_{WI}	Impulsbreite
t_{PI}	Überlappung der Information bezogen auf R/W
t_{WHI}	Impulsbreite des Eingangssignals
t_{WLI}	Impulspause des Eingangssignals
t_{THLI}	HL-Übergangszeit des Eingangssignals
t_{TLHI}	LH-Übergangszeit des Eingangssignals
$t_{D\,LH}$	Verzögerungszeit
$t_{WH\,Q}$	Impulsbreite des Ausgangssignals

Sonstige

Φ	Takteingang
Φ1	Takteingang 1
Φ2	Takteingang 2
Φ3	Takteingang 3
Φ4	Takteingang 4
I	Eingang
*I*1	Eingang 1
*I*2	Eingang 2
Q	Ausgang (Data output)
$\overline{Q}$	Ausgang, invertiert (Data output inverted)
*Q*1	Ausgang 1
*Q*2	Ausgang 2
*Q*3	Ausgang 3
*Q*4	Ausgang 4
*Q*5	Ausgang 5
*Q*6	Ausgang 6
*Q*7	Ausgang 7
*Q*8	Ausgang 8
*Q*9	Ausgang 9
H	High (≙ log 0 bei negativer Logik)
L	Low (≙ log 1 bei negativer Logik)
A1 bis A6	Adreß-Eingänge
B1 bis B6	Adreß-Eingänge
CS	Sperrsignal (Chip select)
R/W	Lese-Schreib-Signal (Read/Write Signal)
M	Störsicherheit; Störspannungsabstand (Margin)

Indizes für Ströme und Spannungen

Informationseingang	*I*
Adresseneingang	*A*
	B
Takteingang	Φ

Ausgang	*Q*
Lese-Schreib-Signal (read/write)	*R/W*
Sperrsignal-Eingang (chip select)	*CS*
Offset-Spannung	*OS*
Drain	*DD*
Gate	*GG*
Substrat	*SS*
Zelle	*ZZ*

Gehäusebauformen der MOS-Serie

Bauform 1

Maße in mm



11. Metall-Gehäuse mit 4 Anschlüssen 18 A 4 DIN 41876 (ähnlich TO-72).

Bauform 2



22. Metall-Gehäuse mit 6 Anschlüssen 5 H 6 DIN 41873 (ähnlich TO-78).

Bauform 3



23. Metall-Gehäuse mit 10 Anschlüssen 5 J 10 DIN 41873 (TO-100).

Gehäusebauformen der MOS-Serie

Bauform 4



Maße in mm

4. Metall-Gehäuse mit 12 Anschlüssen 5 G 12 DIN 41873 (TO -173).

Bauform 5



5. Metall-Keramikgehäuse mit 16 Anschlüssen DIL-Ausführung (ähnlich 20 A 16 DIN 41866).

Gehäusebauformen der MOS-Serie

Bauform 6 Maße in mm



6. Metall-Keramikgehäuse mit 24 Anschlüssen DIL-Ausführung (ähnlich 20 B 24 DIN 41866).

Bauform 7



7. Plastik-Steckgehäuse mit 14 Anschlüssen DIL-Ausführung (ähnlich 20A14 DIN 41866).

Arbeitsablauf bei kundenspezifischen MOS-Entwicklungen



Bestellbezeichnung
FDN 141 A: Q67000–N32

FDN 141 A

Dynamisches 256 Bit-Schieberegister mit zwei Takteingängen

Allgemeine Beschreibung

Die Type FDN 141 A ist ein dynamisches 256 Bit-Serienschieberegister in MOS-Technik mit Transistoren vom P-Kanal-Anreicherungstyp. Dieses Schieberegister zeichnet sich aus durch hohe Grenzfrequenz (3 MHz) und geringe Verlustleistung (0,8 mW/Bit bei 3 MHz).
Die niederohmige Gegentakt-Ausgangsstufe (Push-Pull-Ausgangspuffer) kann bei entsprechender Spannungsversorgung direkt MOS-, DTL-, TTL- oder andere Lasten ansteuern.
Das Schieberegister ist mit höheren garantierten Grenzfrequenzen verfügbar.

Besondere Eigenschaften

Bit-Längen programmierbar (Änderung nur einer Maske)
TTL-kompatibel
Hohe Grenzfrequenz (3 MHz)
Niedrige Verlustleistungen: Max. 0,03 mW/Bit bei 10 kHz
Max. 0,8 mW/Bit bei 3 MHz
Variable, vom Takt unabhängige Ausgangsspannung
NRZ-Ausgangssignal
Schutzstrukturen an allen Anschlüssen
Austauschbar mit EA 1204 und pL 5 R 256 (bei Ausführung 256 Bit)

L (LOW) ≙ 1
H (HIGH) ≙ 0

Blockschaltbild



Anschlußanordnung



Ansicht von oben

Gehäusebauform 3

Grenzdaten

		untere Grenze B	obere Grenze A	Einheit
Spannung an allen Anschlüssen (bezogen auf U_{SS}=0 V)	U	–30	+0,3	V
Gesamtverlustleistung	P_{tot}		300	mW
Betriebstemperatur	T_U	0	70	°C
Lagertemperatur	T_S	–55	125	°C

FDN 141 A

Kenndaten bei U_{DD}=–12 bis –14 V, R_Q=1 M Ω, C_Q=20 pF, T_U=0 bis 70 °C, wenn nicht anders angegeben.

		Prüfbedingungen	untere Grenze B	obere Grenze A	Einheit
Speisespannung	U_{DD}		–14	–5	V
Leistungsverbrauch	P	f_Φ=2 MHz, U_{DD}=–14 V		170	mW
Informationseingang					
H-Eingangsspannung	U_{IH}		–1,5	+0,3	V
L-Eingangsspannung	U_{IL}		–28	–9	V
Eingangskapazität	C_I	U_I=0 V, f_Φ=1 MHz		3,5	pF
Sperrstrom	I_{IL}	U_I=–15 V, alle anderen Anschlüsse 0 V, T_U=25 °C	–1		µA
		U_I=–15 V, alle anderen Anschlüsse 0 V, T_U=70 °C	–10		µA
Überlappzeit	$t_{D1HLI}=t_{D1LHI}$		10		ns
Störsicherheit	M		1		V
Informationsausgang					
H-Ausgangsspannung	U_{QH}		–0,5		V
L-Ausgangsspannung	U_{QL}		–14	–10	V
H-Ausgangswiderstand	R_{QH}	U_{DD}=–5 V		500	Ω
L-Ausgangswiderstand	R_{QL}	U_{DD}=–5 V		300	Ω
HL-Übergangszeit	t_{THLQ}			100	ns
LH-Übergangszeit	t_{TLHQ}			100	ns
Verzögerungszeit	$t_{DHLQ}=t_{DLHQ}$			100	ns
Takteingänge					
Taktfrequenz	f_Φ		0,01	3,0	MHz
H-Eingangsspannung	$U_{\Phi H}$		–2	+0,3	V
L-Eingangsspannung	$U_{\Phi L}$		–28	–26	V
Sperrstrom	$I_{\Phi L}$	U_Φ=–28 V, alle anderen Anschlüsse 0 V, T_U=25 °C	–100		µA
Eingangskapazität Takt 1 u. 2	C_Φ	U_Φ=0 V, f_Φ=1 MHz		85	pF
Takt 1 u. 2	C_Φ	U_Φ=–26 V, f_Φ=1 MHz		60	pF
Impulsbreite	$t_{WL\Phi}$		0,125	1,0	µs
HL-Übergangszeit	$t_{THL\Phi}$			100	ns
LH-Übergangszeit	$t_{TLH\Phi}$			100	ns
Verzögerungszeit	$t_{DHL\Phi2}=t_{DLH\Phi2}$		0	49	µs
Verzögerungszeit	$t_{D2HLI}=t_{D2LHI}$		t_{D1HLI} + $t_{TLH\Phi}$		ns

Der Speisestrom I_{DD} ist von der externen Last abhängig; z. B. $I_{DD} < -1{,}5$ mA bei R_Q=1 MΩ, C_Q=50 pF, U_{DD}=–13 V, f_Φ=1 MHz.
Die max. kapazitive Last ist abhängig von der max. Verlustleistung.

Impulsdiagramm



Erläuterungen

$t_{WL\Phi}$ = Zeitdauer, in der der Taktimpuls auf »L« liegt.

$t_{TLH\Phi}$ = Zeitdauer, in der die Spannung des Taktimpulses von –25 V auf –2 V abfällt.

$t_{THL\Phi}$ = Zeitdauer, in der die Spannung des Taktimpulses von –2 V auf –25 V ansteigt.

$t_{DHL\Phi2} = t_{DLH\Phi2}$ = Zeitdauer des Taktimpulsbetriebes vom Ende des Taktimpulses (–2 V) an Takt 1 (bzw. Takt 2) bis zum Beginn des Taktimpulses (–2 V) am Takt 2 (bzw. Takt 1).

$t_{D1HLI} = t_{D1LHI}$ = Zeit, in der das Eingangssignal schon anliegen muß, bevor die Taktspannung von –25 V auf –2 V abfällt. Mindestens während dieser Zeit, also bis zum Erreichen der –2 V, muß der Eingang angesteuert werden, um sicherzustellen, daß das Eingangssignal vom Schieberegister aufgenommen wird.

t_{TLHQ} = Zeitdauer, in der die Spannung des Ausgangssignales von –9 V auf –2 V abfällt.

t_{THLQ} = Zeitdauer, in der die Spannung des Ausgangssignales von –2 V auf –9 V ansteigt.

$t_{DHLQ} = t_{DLHQ}$ = Verzögerungszeit, nach der sich das Ausgangssignal ändert, wenn die Taktspannung von »H« auf »L« gewechselt hat.

$t_{D2HLI} = t_{D2LHI}$ = Minimalbedingung für die Summe aus Laufzeit und Signal-Übergangszeit

FDN 141 A

Anschluß an TTL-Schaltungen



Der Ausgang der TTL- Schaltung (Punkt a) muß für +10 V ausgelegt sein.

Bestellbezeichnung:
FDN 151 A: Q67000–N33

FDN 151 A

Dynamisches 256 Bit-Schieberegister mit einem Takteingang

Allgemeine Beschreibung

Die Type FDN 151 A ist ein dynamisches 256 Bit-Serienschieberegister in MOS-Technik mit Transistoren vom P-Kanal-Anreicherungstyp. Dieses Schieberegister zeichnet sich aus durch eine geringe Taktkapazität (max. 10 pF), kleine Taktamplitude (min. 9 V), variable, vom Takt unabhängige Ausgangsspannung und geringe Verlustleistung (max. 0,8 mW/Bit bei 1 MHz).
Die niederohmige Gegentakt-Ausgangsstufe (Push-Pull-Ausgangspuffer) kann bei entsprechender Spannungsversorgung direkt MOS-, DTL-, TTL- oder andere Lasten ansteuern.
Das Schieberegister ist mit höheren garantierten Grenzfrequenzen verfügbar.

Besondere Eigenschaften

- Bit-Längen programmierbar (Änderung nur einer Maske)
- TTL-kompatibel
- Nur ein Takteingang
- Sehr kleine Taktkapazität (max. 10 pF)
- Kleine Taktamplitude (min. 9 V)
- Garantierte Grenzfrequenz 1 MHz
- Sehr kleine Verlustleistung: Max. 0,25 mW/Bit bei 10 kHz
  Max. 0,80 mW/Bit bei 1 MHz
- Variable, vom Takt unabhängige Ausgangsspannung
- NRZ-Ausgangssignal
- Schutzstrukturen an allen Anschlüssen
- Austauschbar mit EA 1205 und pL 5 R 256 (bei Ausführung 256 Bit)

L (LOW) ≙ 1
H (HIGH) ≙ 0

Blockschaltbild



Anschlußanordnung



Ansicht von oben

Gehäusebauform 3

Grenzdaten

		untere Grenze B	obere Grenze A	Einheit
Spannung an allen Anschlüssen (bezogen auf U_{SS}=0 V)	U	–30	+0,3	V
Gesamtverlustleistung	P_{tot}		300	mW
Betriebstemperatur	T_U	0	70	°C
Lagertemperatur	T_S	–55	125	°C

FDN 151 A

Kenndaten bei U_{DD}=–12 bis –14 V, U_{GG}=–26 bis –28 V, R_Q=1 MΩ, C_Q=20 pF, T_U=0 bis 70 °C, wenn nicht anders angegeben.

		Prüfbedingungen	untere Grenze B	obere Grenze A	Einheit
Speisespannungen	U_{DD}		–14	–5	V
	U_{GG}		–28	–26	V
Leistungsverbrauch	P	f_Φ=1 MHz, U_{DD}=–14 V		150	mW
Informationseingang					
H-Eingangsspannung	U_{IH}		–1,5	+0,3	V
L-Eingangsspannung	U_{IL}		–28	–9	V
Eingangskapazität	C_I	U_I=0 V, f_Φ=1 MHz		3,5	pF
Sperrstrom	I_{IL}	U_I=–15 V, alle anderen Anschlüsse 0 V, T_U=25 °C	–1		µA
Überlappzeit	t_{D1HLI}=t_{D1LHI}		20		ns
Nachlaufzeit	t_{D2HLI}=t_{D2LHI}		75		ns
Störsicherheit	M		1		V
Informationsausgang					
H-Ausgangsspannung	U_{QH}		–0,5	0	V
L-Ausgangsspannung	U_{QL}		–14	–10	V
H-Ausgangswiderstand	R_{QH}	U_{DD}=–5 V		500	Ω
L-Ausgangswiderstand	R_{QL}	U_{DD}=–5 V		500	Ω
HL-Übergangszeit	t_{THLQ}			100	ns
LH-Übergangszeit	t_{TLHQ}			100	ns
Verzögerungszeit	t_{DHLQ}=t_{DLHQ}			300	ns
Takteingang					
Taktfrequenz	f_Φ		0,01	1	MHz
H-Eingangsspannung	$U_{\Phi H}$		–2	+0,3	V
L-Eingangsspannung	$U_{\Phi L}$		–28	–9	V
Sperrstrom	$I_{\Phi L}$	$U_{\Phi L}$=–15 V, alle anderen Anschlüsse 0 V, T_U=25 °C	–1		µA
	$I_{\Phi L}$	$U_{\Phi L}$=–28 V, alle anderen Anschlüsse 0 V, T_U=25 °C	–100		µA
Eingangskapazität	C_Φ	U_Φ=0 V, f_Φ=1 MHz		3,5	pF
Impulsbreite	$t_{WL\Phi}$		0,4	50	µs
	$t_{WH\Phi}$		0,4	50	µs
HL-Übergangszeit [1])	$t_{THL\Phi}$			100	ns
LH-Übergangszeit	$t_{TLH\Phi}$			100	ns

[1]) Die Übergangszeit $t_{THL\Phi}$ wurde spezifiziert um sicherzustellen, daß bei Anwendung mehrerer Schieberegister, die von einem gemeinsamen Takt gesteuert werden, die Ausgangsinformation des einen die Dateneinlesezeiten (t_{D1HLI} und t_{D2LHI}) des nachfolgenden Schieberegisters erfüllt. Bei Verwendung als Einzelschieberegister können die Signal-Übergangszeiten langsamer sein.

Der Speisestrom I_{DD} ist von der externen Last abhängig; z.B. $I_{DD} < -1{,}5$ mA bei $R_Q = 1$ MΩ, $C_Q = 50$ pF, $U_{DD} = -13$ V, $f_\Phi = 1$ MHz. Die maximale kapazitive Last ist abhängig von der maximalen Verlustleistung.

Impulsdiagramm



Erläuterungen

$t_{WL\Phi}$ = Zeitdauer, in der der Taktimpuls auf »L« liegt.

$t_{WH\Phi}$ = Zeitdauer, in der der Taktimpuls auf »H« liegt.

$t_{TLH\Phi}$ = Zeitdauer, in der die Spannung des Taktimpulses von –9 V auf –2 V abfällt.

$t_{THL\Phi}$ = Zeitdauer, in der die Spannung des Taktimpulses von –2 V auf –9 V ansteigt.

$t_{D1HLI} = t_{D1LHI}$ = Zeit, in der das Eingangssignal schon anliegen muß, bevor die Taktspannung auf –9 V ansteigt.
Während dieser Zeit bis zum Erreichen der –9 V muß der Eingang bereits angesteuert werden, um sicherzustellen, daß das Eingangssignal vom Schieberegister aufgenommen wird.

$t_{D2HLI} = t_{D2LHI}$ = Zeit, in der das Eingangssignal noch anliegen muß, nachdem die Taktspannung –9 V erreicht hat.
Während dieser Zeit nach Erreichen der –9 V muß der Eingang noch angesteuert werden, um zu gewährleisten, daß das Eingangssignal vom Schieberegister aufgenommen wird.

$t_{THL\Phi}$ = Zeitdauer, in der die Spannung des Ausgangssignales von –9 V auf –2 V abfällt.

$t_{TLH\Phi}$ = Zeitdauer, in der die Spannung des Ausgangssignales von –2 V auf –9 V ansteigt.

$t_{DHLQ} = t_{DLHQ}$ = Verzögerungszeit, nach der sich das Ausgangssignal ändert, wenn die Taktspannung von »H« auf »L« gewechselt hat.

FDN 151 A

Anschluß an TTL-Schaltungen



Die Ausgänge der TTL-Schaltungen (Punkte a) müssen für +10 V ausgelegt sein.

Bestellbezeichnungen

GDR 101 = Q67000–Q15
GDR 106 = Q67000–N27

GDR 101
GDR 106

Festwertspeicher

Die Speicher der Typenreihe GDR 101/106 sind hochintegrierte monolithische Silizium-Schaltkreise mit p-Kanal-Feldeffekt-Transistoren vom Anreicherungstyp.
Kurze Zykluszeiten und kleine Verlustleistungen werden durch eine dynamische Vierphasentechnik erreicht, die mit zwei extern angelegten Taktsignalen synchron und asynchron arbeitet.
Der Speicherinhalt wird durch eine spezifisch angefertigte Maske festgelegt, mit der zugleich ein Höchstmaß an Flexibilität hinsichtlich der Wortorganisation ermöglicht wird.

Neben der Normalausführung in Standard-Hochvolt-Technik kann dieser Baustein auf Wunsch auch in Ionen-Implantationstechnik mit nur einer Speisespannung bis zu −10 V herab gefertigt werden.

Standard-Speicherkapazitäten: 2048 Bit
2240 Bit
2304 Bit

LOW (L) ≙ 1
H (HIGH) ≙ 0

Besondere Eigenschaften

- Zykluszeit 800 ns
- Leistungsverbrauch 150 mW
- Ein- und Ausgänge mit Schutzstrukturen
- TTL-kompatibel (Ausgangspuffer)
- Wired-AND-Anwendung
- Betriebstemperatur −40 bis +85 °C (GDR 106)
- 24poliges DIL-Metall-Keramik-Gehäuse

Anwendungen

- Zeichengeneratoren: 7-Segment-Decoder
  16-Segment-Decoder
- Code-Wandler: Selectric-/ASCII-Code-Wandler
- Funktionstabellen: Sinus-, Cosinus-Generatoren
- Mikroprogramme
- Arithmetische Operationen
- Logikfunktionen
- Mehrzweck-Anwendungen

GDR 101
GDR 106

Typenspektrum

Der Aufbau der Speicher erlaubt folgende Organisationsmöglichkeiten:

Typenbezeichnung	Kapazität (Bit)	Worte	Bit/Wort	parallele Ausgabe (Bit)	Adr.- oder Chip-Auswahl-leitungen	Programmierung
GDR 101-1100	2048	2048	1	1	0	nach Wahl
GDR 101-1200		1024	2	2	1	
GDR 101-1400		512	4	4	2	
GDR 101-1800		256	8	8	3	
GDR 101-1130		2 × 512	1 + 3	1 + 3	1	
GDR 101-1170		2 × 256	1 + 7	1 + 7	2	
GDR 101-1260		2 × 256	2 + 6	2 + 6	2	
GDR 101-1350		2 × 256	3 + 5	3 + 5	2	
GDR 101-2700	2240	64	35	7	5 Reihen-auswahl-leitungen oder 3 Bit Reihen-dekode	nach Wahl
GDR 101-2701[1])	2240	64	35	7	s. o.	Punktrastergene-rator für vertikale Abtastung, ASCII-Code
GDR 101-2500	2240	64	35	5	3 Bit Zeilen-dekode	nach Wahl
GDR 101-2501	2240	64	35	5	s. o.	Punktrastergene-rator für horizon-tale Abtastung (TV), ASCII-Code
GDR 101-390X	2304	256	9	9	2	nach Wahl
GDR 101-3180		2 × 256	1 + 8	1 + 8	1	
GDR 101-3270		2 × 256	2 + 7	2 + 7	1	
GDR 101-3900	2304	**Mehrzweckspeicher** 2 Starburstgeneratoren, 7-Segmentdekoder, Selectric-ASCII-Code-Übersetzer				

[1]) Nur bei Abnahme einer Mindeststückzahl lieferbar

GDR 101
GDR 106

Gehäuse: Bauform 6

Grenzdaten		untere Grenze B	obere Grenze A	Einheit
Speisespannung	U_{DD}	–30	+0,3	V
Taktspannung	U_{Φ}	–30	+0,3	V
Betriebstemperatur (Bereich 1)	T_U	0	70	°C
(Bereich 6)	T_U	–40	85	°C
Lagertemperatur	T_S	–55	150	°C

Kenndaten bei $U_{DD} = -24$ V bis –28 V, $R_Q = 20$ kΩ, $C_Q = 10$ pF, $T_U = -55$ °C bis 85 °C, wenn nicht anders angegeben.

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Takteingänge						
H-Eingangsspannung	$U_{\Phi H}$		–2		+0,3	V
L-Eingangsspannung	$U_{\Phi L}$		–28		–24	V
Eingangswiderstand, Takt 1	$R_{\Phi 1}$		2,6			MΩ
Eingangswiderstand, Takt 3	$R_{\Phi 3}$		2,6			MΩ
Eingangskapazität, Takt 1	$C_{\Phi 1}$	$U_{\Phi 1} = -26$ V, $U_{\Phi 3} = 0$ V		100		pF
Eingangskapazität, Takt 3	$C_{\Phi 3}$	$U_{\Phi 1} = 0$ V, $U_{\Phi 3} = -26$ V		40		pF
Taktfrequenz	f_{Φ}		0,01		1,25	MHz
Impulsbreite, Takt 1 und Takt 3	$t_{WL\Phi}$		150			ns
Taktverzögerungszeit	$t_{DHL\Phi 3} = t_{DLH\Phi 3}$		150			ns
LH-Übergangszeit	$t_{TLH\Phi}$	10% bis 90%		75	1000	ns
HL-Übergangszeit	$t_{THL\Phi}$	10% bis 90%		75	1000	ns
Parallel-Adresseneingang						
H-Eingangsspannung	U_{AH}		–2		+0,3	V
L-Eingangsspannung	U_{AL}		–24		–12	V
Eingangswiderstand	R_A	$U_A = -20$ V	20			MΩ
Eingangskapazität	C_A				5	pF
Informationsausgang						
Ausgangswiderstand gegen Masse	R_{QH}	bei »H« Laststrom 2,5 mA			1	kΩ
	R_{QL}	bei »L«, $U_A = -20$ V		2		MΩ
Laststrom	I_Q		–3			mA
Ausleseverzögerung			1			µs
Leistungsverbrauch						
99 Ausgänge	P			120		mW
88 Ausgänge	P			120		mW
44 Ausgänge	P			130		mW
22 Ausgänge	P			135		mW
11 Ausgang	P			140		mW
Speisestrom	I_{DD}		–3			mA

GDR 101
GDR 106

Impulsdiagramm



Zeiten für
1,25 MHz Betrieb
$t_{THL\Phi} = t_{TLH\Phi} = 50$ ns
$t_{WL\Phi} = 150$ ns
$t_{DHL\Phi3} = t_{DLH\Phi3}$
$= 150$ ns, $t_a = 400$ ns
Zykluszeit = 800 ns
Ausleseverzögerung = 1 µs

Auslesen nur während t_o
Adressen stabil während t_a

Blockschaltbild



	1	2	3	4
Vorbereitung	ϕ_1	ϕ_1	ϕ_3	ϕ_3
Abfrage	$\overline{\phi_1}$	ϕ_3	$\overline{\phi_3}$	ϕ_1

Bestellung des kundenspezifischen Speicherinhalts

1. Allgemeine Informationen

Auftraggeber; Firma und Anschrift
verantwortlicher Ingenieur:

Telefon:
Telex:

Wortorganisation

Typ[1])	Worte	Bit/Wort	Chip-Auswahl[2])
GDR 106-1100	2048	1	B_1 B_2 B_3
106-1200	1024	2	☐
106-1400	512	4	☐☐
106-1800	256	8	☐☐☐

Ausgänge

Typ[1])	Worte	Bit Nr. 1 2 3 4 5 6 7 8
GDR 106-1100	☐ 2048	Pin Nr. 3
	☐ 0 bis 255	Pin Nr. 3
	255 bis 511	4
	usw.	:
		10
106-1200	☐ 1024	Pin Nr. 3 7
	☐ 0 bis 255	Pin Nr. 3 7
	256 bis 511	Pin Nr. 4 8
	usw.	5 9
		6 10
106-1400	☐ 512	Pin Nr. 3 5 7 9
	☐ 0 bis 255	Pin Nr. 3 5 7 9
	256 bis 511	Pin Nr. 4 6 8 10
106-1800	☐ 256	Pin Nr. 3 4 5 6 7 8 9 10

[1]) gewünschten Typ ankreuzen.
[2]) Logische Zustände angeben, die zur Auswahl des Chips führen sollen:
»1« = U_{SS} – 12 V bis U_{SS} – 28 V, »0« = U_{SS} + 0,3 V bis U_{SS} – 2,0 V.

2. Datenformate

Die kundenspezifischen Daten können in verschiedenen Formaten mitgeteilt werden:

2.1 Druck- oder Maschinenschrift
2.2 Lochstreifen
2.3 Topographisches Datenmuster
2.4 Andere zwischen Hersteller und Auftraggeber vereinbarte Formate

Im folgenden bedeutet »1« am Ausgang einen hohen Widerstand und eine hohe negative Spannung gegen U_{SS} bzw. »0« einen niedrigen Widerstand und eine kleine negative Spannung (<–2,0 V) gegen U_{SS}.

2.1 Druck- oder Maschinenschrift

Die in dieser Form angefertigte Datenliste soll in der ersten Spalte die Wortadresse in Dezimalform enthalten und danach die Daten, wie die Beispiele zeigen:

Typ GDR 106-1100, 2048 × 1

	Bit Nr. 1
0	0
1	0
2	1
:	:
:	:
2047	0

Typ GDR 106-1200, 1024 × 2

	Bit Nr. 1	2
0	0	0
1	1	0
2	1	0
:	:	
1023	0	1

Typ GDR 106-1400, 512 × 4

	Bit Nr. 1	2	3	4
0	0	1	0	0
1	1	1	0	0
2	0	1	1	1
:	:	:	:	:
511	0	0	0	1

Typ GDR 106-1800, 256 × 8

	Bit Nr. 1	2	3	4	5	6	7	8
0	0	1	1	0	0	0	1	1
1	1	1	0	0	1	1	0	0
2	1	0	0	0	1	0	0	0
:	:	:	:	:	:	:	:	:
255	0	0	1	0	0	0	1	1

2.2 Lochstreifen

Die Daten können auf 8spurigem Lochstreifen geliefert werden, der im ASCII-Code erstellt wurde. Das folgende Format ist erwünscht:

1. 256 Zeilen mit je 8 Datenbits pro Zeile.
2. Die Zeilen sind durchnumeriert von 000 bis 255.
3. Auf jede dreistellige Zeilennummer folgt ein Zwischenraum, dann die 8 Datenbits und danach »Carriage Return« (CR), »Line Feed« (LF) und »Rubout« (RO).
4. Ein Glockenzeichen (Code 207) folgt nach der letzten CR-LF-RO-Sequenz.

Die Bedeutung dieser Anordnung für verschiedene Wortorganisationen zeigen die folgenden Beispiele (Fig. 1).

2.3 Topographisches Datenmuster

Dieses Muster (Fig. 2) gibt die programmierbaren Teile des Festwertspeichers an, nämlich den Y—Dekoder und die Datenmatrix. In dieser Form können komplizierte Wortorganisationen angegeben werden.

2.4 Andere Datenformate können zwischen Hersteller und Auftraggeber vereinbart werden.

Fig. 1. Datenformate auf Lochstreifen im ASCII-Code

GDR 106-1100, 2048 Worte à 1 Bit

```
        00001111  A3
        00110011  A4
        01010101  A5
        ||||||||
        Bit Nr.
Zeile   ||||||||
  ↓     11111111
```

		B_1	B_2	B_3	B_4	B_5	B_6	A_1	A_2
000	01101101	0	0	0	0	0	0	0	0
001	11000111	0	0	0	0	0	0	0	1
002	00111011	0	0	0	0	0	0	1	0
⋮	⋮					⋮			
255	10001100	1	1	1	1	1	1	1	1

GDR 106-1200, 1024 Worte à 2 Bit

```
        0 0 1 1  A4
        0 1 0 1  A5
Zeile   | | | |
        Bit Nr.
  ↓     12121212
```

		B_2	B_3	B_4	B_5	B_6	A_1	A_2	A_3
000	01100111	0	0	0	0	0	0	0	0
001	11000101	0	0	0	0	0	0	0	1
⋮	⋮				⋮				
255	00100111	1	1	1	1	1	1	1	1

GDR 101
GDR 106

GDR 106-1400, 512 Worte à 4 Bit

Zeile	Bit Nr. 12341234	B_3	B_4	B_5	B_6	A_1	A_2	A_3	A_4
000	11000110	0	0	0	0	0	0	0	0
001	00010011	0	0	0	0	0	0	0	1
⋮	⋮					⋮			
255	00100111	1	1	1	1	1	1	1	1

GDR 106-1800, 256 Worte à 8 Bit

Zeile	Bit Nr. 12345678	B_4	B_5	B_6	A_1	A_2	A_3	A_4	A_5
000	11000111	0	0	0	0	0	0	0	0
001	00110001	0	0	0	0	0	0	0	1
255	10001100	1	1	1	1	1	1	1	1



FFig. 2. Topographisches Datenformat, Speicherkapazität 2304 Bit.

GDR 101
GDR 106

Anschlußanordnung

Pin Nr.	Typen-Nr. 1100	1200	1400	1800	1130	1170	1260	1350	2700	2500	3900	3180	3270
1	B_1	CS	CS_1	CS_1	CS	CS_1	CS_1	CS_1	A_5	CS	U_{DD}	U_{DD}	U_{DD}
2	U_{DD}	U_{DD}	U_{DD}	U_{DD}	U_{DD}	U_{DD}	U_{DD}	U_{DD}	U_{DD}	U_{DD}	Q_1	P_1	P_1
3	Q_1	Q_1	Q_1	Q_1	P_1	P_1	P_1	P_1	Q_1	Q_1	Q_1	Q_1	P_2
4	–	–	–	Q_2	–	Q_1	P_2	P_2	Q_2	Q_2	Q_3	Q_2	Q_1
5	–	–	Q_2	Q_3	Q_1	Q_2	Q_1	P_3	Q_3	Q_3	Q_4	Q_3	Q_2
6	–	–	–	Q_4	–	Q_3	Q_2	Q_1	Q_4	Q_4	Q_5	Q_4	Q_3
7	–	Q_2	Q_3	Q_5	Q_2	Q_4	Q_3	Q_2	Q_5	Q_5	Q_6	Q_5	Q_4
8	–	–	–	Q_6	–	Q_5	Q_4	Q_3	Q_6	–	Q_7	Q_6	Q_5
9	–	–	Q_4	Q_7	Q_3	Q_6	Q_5	Q_4	Q_7	–	Q_8	Q_7	Q_6
10	–	–	–	Q_8	–	Q_7	Q_6	Q_5	–	–	Q_9	Q_8	Q_7
11	U_{OS}	U_{OS}	U_{OS}	U_{OS}	U_{OS}	U_{OS}	U_{OS}	U_{OS}	U_{OS}	U_{OS}	U_{OS}	U_{OS}	U_{OS}
12	Φ_1	Φ_1	Φ_1	Φ_1	Φ_1	Φ_1	Φ_1	Φ_1	Φ_1	Φ_1	Φ_1	Φ_1	Φ_1
13	U_{SS}	U_{SS}	U_{SS}	U_{SS}	U_{SS}	U_{SS}	U_{SS}	U_{SS}	U_{SS}	U_{SS}	U_{SS}	U_{SS}	U_{SS}
14	Φ_3	Φ_3	Φ_3	Φ_3	Φ_3	Φ_3	Φ_3	Φ_3	Φ_3	Φ_3	Φ_3	Φ_3	Φ_3
15	A_1	A_1	A_1	A_1	A_1	A_1	A_1	A_1	I_6	I_6	A_1	A_1	A_1
16	A_2	A_2	A_2	A_2	A_2	A_2	A_2	A_2	I_4	I_4	A_2	A_2	A_2
17	A_3	A_3	A_3	A_3	A_3	A_3	A_3	A_3	I_3	I_3	A_3	A_3	A_3
18	A_4	A_4	A_4	A_4	A_4	A_4	A_4	A_4	I_2	I_2	A_4	A_4	A_4
19	A_5	A_5	A_5	A_5	A_5	A_5	A_5	A_5	I_1	I_1	A_5	A_5	A_5
20	B_6	B_6	B_6	B_6	B_6	B_6	B_6	B_6	I_5	I_5	B_6	B_6	B_6
21	B_5	B_5	B_5	B_5	B_5	B_5	B_5	B_5	A_1	A_1	B_5	B_5	B_5
22	B_4	B_4	B_4	B_4	B_4	B_4	B_4	B_4	A_2	A_2	B_4	B_4	B_4
23	B_3	B_3	B_3	CS_3	B_3	B_3	B_3	B_3	A_3	A_3	CS_1	B_3	B_3
24	B_2	B_2	CS_2	CS_2	B_2	CS_2	CS_2	CS_2	A_4	I_7	CS_2	CS	CS

U_{OS} = Offset-Spannung
CS = Chip-Select

Vollständiges Programm-Muster der Type GDR 101-3900

	Adresseneingänge								Speicherinhalt																							
									→ 00 Ausgänge								01 Ausgänge								10 Ausgänge							
	B_3	B_4	B_5	A_1	A_2	A_3	A_4	A_5	9	8	7	6	5	4	3	2	1	9	8	7	6	5	4	3	2	1	9	8	7	6	5	4	3	2	1
1	0	0	X	X	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	0	1	1
2	0	0	X	X	0	0	0	1	0	0	0	0	0	0	0	0	0	1	0	0	0	1	0	0	0	0	1	1	1	1	1	1	0	1	0
3	0	0	X	X	0	0	1	0	0	1	1	0	1	1	0	1	0	0	1	1	0	0	0	1	1	1	0	0	0	1	1	0	0	0	0
4	0	0	X	X	0	0	1	1	0	0	0	0	0	0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1	1
5	0	0	X	X	0	1	0	0	0	0	0	1	0	0	0	0	0	0	1	0	0	0	0	0	0	0	1	1	1	0	0	1	0	1	0
6	0	0	X	X	0	1	0	1	0	0	0	0	0	0	0	0	1	1	1	1	0	1	1	0	1	1	0	0	0	0	0	1	0	0	0
7	0	0	X	X	0	1	1	0	0	1	0	0	1	1	0	1	1	0	1	0	0	1	1	0	0	0	1	1	1	0	1	1	0	1	0
8	0	0	X	X	0	1	1	1	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1	0
9	0	0	X	X	1	0	0	0	0	0	0	0	0	0	1	0	0	0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
10	0	0	X	X	1	0	0	1	0	0	0	0	0	0	0	0	1	0	0	0	0	0	1	0	0	0	0	1	1	1	1	1	0	1	0
11	0	0	X	X	1	0	1	0	0	1	0	0	1	1	0	0	1	1	1	1	0	0	0	1	1	1	0	1	1	0	1	1	0	1	0
12	0	0	X	X	1	0	1	1	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	1	1	0	0	0	0	0	1	0	1	0
13	0	0	X	X	1	1	0	0	0	1	1	1	1	0	0	0	0	0	1	1	0	0	0	0	1	1	0	1	1	0	1	1	0	1	0
14	0	0	X	X	1	1	0	1	0	0	0	0	0	0	0	0	0	0	1	1	0	0	0	0	1	1	0	0	0	0	0	1	1	0	0
15	0	0	X	X	1	1	1	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	1	1	0	0	0	0	0	1
16	0	0	X	X	1	1	1	1	0	0	0	0	0	0	0	0	1	1	0	0	0	0	0	0	0	0	0	1	1	1	0	0	1	0	0
17	0	1	X	X	0	0	0	0	1	1	1	1	0	1	0	1	0	1	0	0	0	0	0	1	0	1	1	1	1	1	0	0	0	0	0
18	0	1	X	X	0	0	0	1	1	0	0	1	1	0	0	0	0	0	0	0	0	0	0	0	1	1	1	0	0	0	0	0	0	0	1
19	0	1	X	X	0	0	1	0	0	1	1	1	1	1	0	1	0	0	1	1	0	0	0	0	0	0	0	1	1	0	0	0	0	0	0
20	0	1	X	X	0	0	1	1	1	0	0	0	0	1	0	1	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0
21	0	1	X	X	0	1	0	0	1	1	1	0	0	1	0	1	0	1	0	0	0	1	0	1	1	0	1	1	1	0	0	0	0	0	0
22	0	1	X	X	0	1	0	1	1	0	0	1	1	1	0	1	0	0	0	0	0	0	0	0	0	0	0	1	1	0	0	1	0	1	1
23	0	1	X	X	0	1	1	0	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	1	1	0	1	0	0	0	0	0	0	1	0
24	0	1	X	X	0	1	1	1	1	0	0	1	1	0	0	0	0	0	0	0	0	1	1	1	0	0	0	0	0	0	0	0	0	0	1
25	0	1	X	X	1	0	0	0	1	1	1	1	1	0	0	0	0	0	0	0	0	0	1	1	1	0	1	1	1	1	1	0	1	0	0
26	0	1	X	X	1	0	0	1	0	0	0	0	0	0	0	0	0	0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
27	0	1	X	X	1	0	1	0	1	1	1	0	0	1	0	1	0	0	0	0	0	0	0	1	1	0	1	0	0	1	1	1	0	1	0
28	0	1	X	X	1	0	1	1	1	0	0	1	1	0	0	0	0	1	0	0	0	0	0	1	1	0	0	1	0	0	0	0	0	0	0
29	0	1	X	X	1	1	0	0	1	1	1	0	0	1	0	1	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	1	0	0	0
30	0	1	X	X	1	1	0	1	1	0	0	0	0	0	0	0	0	1	0	0	0	1	0	1	1	0	0	0	1	0	0	1	0	0	1
31	0	1	X	X	1	1	1	0	1	1	1	0	1	1	0	1	0	0	0	0	0	0	0	1	0	1	1	0	0	1	1	0	0	0	0
32	0	1	X	X	1	1	1	1	1	1	1	1	1	1	0	1	0	0	0	0	0	0	0	1	0	0	0	0	0	1	0	1	0	0	0

Vollständiges Programm-Muster der Type GDR 101-3900 (Fortsetzung)

Adresseneingänge								Speicherinhalt																							
								→ 00 Ausgänge								01 Ausgänge								10 Ausgänge							
	B_3	B_4	B_5	A_1	A_2	A_3	A_4	A_5	9	8	7	6	5	4	3	2	1	9	8	7	6	5	4	3	2	1	9	8	7	6	5	4	3	2	1
33	1	0	X	X	0	0	0	0	1	0	1	1	1	0	1	1	0	0	1	0	1	1	1	1	1	0	0	0	0	1	1	1	1	0	1
34	1	0	X	X	0	0	0	1	1	0	1	1	0	1	1	1	0	1	0	0	0	0	1	0	0	1	1	1	1	0	0	1	1	1	0	1
35	1	0	X	X	0	0	1	0	1	1	0	0	1	1	0	0	1	0	1	0	0	1	1	0	1	0	1	0	1	0	1	1	1	1	0	0
36	1	0	X	X	0	0	1	1	0	1	1	0	1	1	1	1	0	0	1	1	1	0	1	0	0	1	0	1	1	0	0	1	1	1	0	1	0
37	1	0	X	X	0	1	0	0	1	1	1	0	1	1	0	1	0	1	0	1	0	1	1	0	0	1	0	0	1	0	0	1	1	1	0	1	0
38	1	0	X	X	0	1	0	1	0	1	0	0	1	1	1	0	1	1	1	1	0	0	1	0	0	1	1	1	0	1	1	0	0	0	0	1	1	1	1	0
39	1	0	X	X	0	1	1	0	0	0	0	1	1	1	0	1	0	0	1	1	0	1	1	0	0	1	1	1	0	0	0	1	1	1	0	1	1	1	0	1	1	1	1	0
40	1	0	X	X	0	1	1	1	1	0	0	0	0	1	1	1	0	1	0	0	1	0	1	1	0	1	0	0	1	1	0	1	0	1	0	1	0	0	0	1	1	1	0	1
41	1	0	X	X	1	0	0	0	0	0	1	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	1	0	1	1	0	0	0	1	0	0	0	0	0	1	0	1	0	0
42	1	0	X	X	1	0	0	1	0	1	1	0	0	1	0	1	0	0	1	0	0	1	0	0	0	1	0	1	1	1	1	0	0	0	0	0	0	0	1	0	1	0	0	1
43	1	0	X	X	1	0	1	0	1	1	1	0	1	1	1	0	1	0	1	1	0	1	1	0	0	0	1	0	1	1	0	0	1	1	0	0	0	0	0	1	1	1	0	0
44	1	0	X	X	1	0	1	1	0	1	1	1	1	1	0	0	0	0	1	0	1	1	0	0	1	0	1	1	0	1	1	1	1	1	0	0	1	0	1	1	1	1	0	1	0
45	1	0	X	X	1	1	0	0	0	0	1	0	1	1	0	1	0	0	0	0	0	1	1	0	0	1	0	0	1	1	0	1	1	1	0	1	0	0	0	1	0	1	1	1	0
46	1	0	X	X	1	1	0	1	1	1	1	1	0	1	1	0	1	1	1	0	0	1	1	1	1	0	1	1	1	1	0	1	0	1	0	1	0	0	1	1	1	1	1	0
47	1	0	X	X	1	1	1	0	0	0	1	0	0	0	1	0	0	1	0	0	1	1	1	1	0	0	1	1	0	1	0	1	1	1	0	0	0	1	0	0	0	1	1	1	0
48	1	0	X	X	1	1	1	1	0	1	1	1	0	1	1	0	0	1	1	1	0	1	1	1	1	0	1	0	1	1	0	0	0	1	0	0	1	0	1	1	0	1	0	0	1
49	1	1	X	X	0	0	0	0	1	1	0	1	1	1	0	1	1	0	1	0	1	1	1	0	1	0	1	0	0	0	1	1	0	1	1	0	0	0	1	0	1	0	1	1	0
50	1	1	X	X	0	0	0	1	1	0	1	1	1	0	0	1	0	1	0	0	1	1	1	1	1	0	0	1	1	1	0	0	0	1	0	1	0	1	0	1	0	0	1	1	0
51	1	1	X	X	0	0	1	0	1	1	0	0	0	1	0	1	0	0	0	0	0	0	0	1	1	0	1	0	1	0	1	0	1	0	1	0	1	1	1	0	0	1	0	1	1
52	1	1	X	X	0	0	1	1	0	1	1	0	1	0	1	0	1	0	1	1	1	0	1	0	0	1	0	1	1	0	0	0	1	1	0	1	1	0	1	0	1	0	0	1	1
53	1	1	X	X	0	1	0	0	0	1	1	0	0	1	0	1	0	1	0	1	0	0	1	0	1	0	0	0	1	0	0	0	1	0	1	1	0	1	0	1	0	0	1	1	0
54	1	1	X	X	0	1	0	1	0	1	0	1	1	0	0	1	0	0	1	0	0	0	1	0	0	1	0	1	0	1	1	1	0	0	1	0	0	0	0	0	1	0	1	0	1
55	1	1	X	X	0	1	1	0	0	1	0	1	0	1	0	0	1	0	1	1	1	1	1	0	1	0	1	1	0	0	0	0	1	1	0	1	1	0	1	0	0	1	0	1	1
56	1	1	X	X	0	1	1	1	1	0	0	0	0	0	1	0	1	1	0	0	1	0	0	1	1	0	0	0	1	1	0	1	0	1	0	1	0	0	0	1	0	1	1	0	1
57	1	1	X	X	1	0	0	0	1	0	1	0	0	1	0	0	0	1	0	0	0	0	0	0	0	1	1	0	1	1	0	0	0	1	0	1	0	0	0	1	0	1	1	0	1
58	1	1	X	X	1	0	0	1	1	1	1	0	0	1	0	0	0	1	1	0	0	1	0	1	1	0	1	1	1	1	1	1	0	0	1	1	0	1	0	1	1	0	0	0	0
59	1	1	X	X	1	0	1	0	1	1	1	1	1	1	1	0	0	1	1	1	0	1	0	0	0	1	1	1	0	0	1	1	0	1	0	1	0	0	1	1	0	0	0	1	0
60	1	1	X	X	1	0	1	1	0	0	0	0	0	0	0	1	1	1	1	0	1	1	0	1	0	0	1	1	1	1	1	0	1	1	0	0	0	1	1	1	0	0	1	0	1
61	1	1	X	X	1	1	0	0	0	0	1	0	0	1	0	0	1	1	0	0	1	0	1	0	1	0	0	0	1	1	0	0	1	1	0	0	0	0	1	0	0	1	0	1	1
62	1	1	X	X	1	1	0	1	1	1	1	1	0	0	1	1	0	1	1	0	0	1	0	1	0	1	1	1	1	1	1	1	0	0	1	1	0	0	1	1	0	1	0	1	1
63	1	1	X	X	1	1	1	0	1	1	1	1	0	1	1	0	0	0	0	0	1	0	1	0	0	1	1	1	0	1	1	1	0	1	0	0	0	1	0	0	0	0	1	0	1
64	1	1	X	X	1	1	1	1	0	0	0	0	1	0	0	0	0	1	1	1	0	1	0	1	1	0	0	0	0	0	0	0	0	1	0	1	1	1	1	1	1	0	1	0	1

Erläuterungen des Programm-Musters der Type GDR 101-3900

1.1. **Unterprogramm**: 16-Segment-Zeichengenerator
Es werden 17 Ansteuersignale für die Anzeige eines 16-Segment-Zeichens einschließlich Punkt benötigt. Für 64 Zeichen sind 128 Worte nötig. Das vollständige Unterprogramm für jedes Zeichen muß in zwei Bit-Worten gespeichert werden, da dieser Festwertspeicher nur 9 Ausgänge besitzt.

Folgendes Bild zeigt die Segmente jener Zeichen, die von dem ersten (S) und dem zweiten (T) Wort angesteuert werden. Das Bit T_5 bleibt unbenutzt, das Wort T enthält 8, das Wort S 9 ansteuernde Signale.



GDR 101
GDR 106

1. Unterprogramm: Anzeige der 16-Segment-Zeichen



Blockschaltbild zu 16-Segment-Decoder



Anschluß B_3 ist mit „0" zu beschalten

GDR 101
GDR 106

2. Unterprogramm: Sieben-Segment-Anzeige

Dieses Programm des Festwertspeichers GDR 101-3900 erzeugt sieben Steuersignale, sowie ein Signal für die Anzeige einer Null und ein Übertragssignal für eine Anzeige im 7-Segment-Raster. Der Eingangscode ist ein quasi binärverschlüsselter Dezimalcode (BCD-Code).

Raster der 7-Segment-Anzeige mit zugehörigem Code-Wort



Ansteuerschaltung für die Segmente





3.1. Unterprogramm: SELECTRIC/ASCII-Codewandler

Wird die Type GDR 101-3900 als Codewandler vom SELECTRIC- zum ASCII-Code eingesetzt, wandelt sie die Eingangssignale eines Fernschreibers (7 Eingangssignale eines SELECTRIC-Codes) in den ASCII-Code mit gerader oder ungerader Parität. Die Ansteuerung für die Beschaltung einer Maschine mit herkömmlicher Verdrahtung zeigt nachfolgendes Bild. Verwendet werden die 6 Ausgangssignalleitungen des SELECTRIC-Tastenfeldes (R_1, R_2, R_{2A}, R_5, T_1 und T_2) im Gegensatz zu der Parität-Bit-Leitung. Über die Taste G/K (Groß/Kleinbuchstabe) wird dem Speicher das Eingangssignal B_4 vorgegeben.

Ansteuerung des SELECTRIC/ASCII-Codewandlers



GDR 101
GDR 106

SELECTRIC-Signale mit den Adressen-Bits für den Codewandler

SELECTRIC-Kontakt		T_1	T_2	R_1	R_2	R_{2A}	R_5	SELECTRIC-Kontakt		T_1	T_2	R_1	R_2	R_{2A}	R_5
Zeichen								Zeichen							
A / a	G 1 K 0	0 0	1 1	1 1	1 1	0 0	0 0	W / w	G 1 K 0	0 0	1 1	1 1	1 1	1 1	1 1
B / b	G 1 K 0	1 1	0 0	1 1	1 1	1 1	1 1	X / x	G 1 K 0	1 1	0 0	0 0	0 0	0 0	0 0
C / c	G 1 K 0	1 1	0 0	1 1	1 1	0 0	0 0	Y / y	G 1 K 0	1 1	1 1	0 0	1 1	1 1	1 1
D / d	G 1 K 0	1 1	0 0	0 0	1 1	0 0	0 0	Z / z	G 1 K 0	0 0	0 0	0 0	0 0	0 0	1 1
E / e	G 1 K 0	1 1	0 0	0 0	1 1	0 0	1 1	(/)	G 1 K 0	0 0	0 0	0 0	0 0	0 0	0 0
F / f	G 1 K 0	1 1	1 1	1 1	0 0	0 0	0 0	@ / 2	G 1 K 0	0 0	0 0	1 1	0 0	0 0	1 1
G / g	G 1 K 0	1 1	1 1	0 0	0 0	0 0	0 0	# / 3	G 1 K 0	0 0	0 0	1 1	0 0	0 0	0 0
H / h	G 1 K 0	1 1	0 0	0 0	1 1	1 1	1 1	$ / 4	G 1 K 0	0 0	0 0	0 0	1 1	1 1	0 0
I / i	G 1 K 0	0 0	1 1	1 1	1 1	0 0	1 1	% / 5	G 1 K 0	0 0	0 0	0 0	1 1	0 0	1 1
J / j	G 1 K 0	1 1	1 1	0 0	0 0	0 0	1 1	¢ / 6	G 1 K 0	0 0	0 0	1 1	1 1	0 0	1 1
K / k	G 1 K 0	1 1	0 0	1 1	1 1	0 0	1 1	& / 7	G 1 K 0	0 0	0 0	0 0	1 1	0 0	0 0
L / l	G 1 K 0	1 1	0 0	0 0	1 1	1 1	0 0	* / 8	G 1 K 0	0 0	0 0	1 1	1 1	0 0	0 0
M / m	G 1 K 0	0 0	1 1	0 0	0 0	0 0	0 0	(/ 9	G 1 K 0	0 0	0 0	1 1	1 1	1 1	1 1
N / n	G 1 K 0	1 1	0 0	1 1	0 0	0 0	1 1	) / 0	G 1 K 0	0 0	0 0	0 0	1 1	1 1	1 1
O / o	G 1 K 0	0 0	1 1	0 0	1 1	1 1	0 0	— / -	G 1 K 0	1 1	1 1	1 1	1 1	1 1	1 1
P / p	G 1 K 0	1 1	1 1	0 0	1 1	0 0	1 1	+ / =	G 1 K 0	1 1	1 1	1 1	0 0	0 0	1 1
Q / q	G 1 K 0	1 1	1 1	1 1	1 1	0 0	1 1	¤ / !	G 1 K 0	0 0	1 1	0 0	0 0	0 0	1 1
R / r	G 1 K 0	0 0	1 1	0 0	1 1	0 0	0 0	; / ;	G 1 K 0	1 1	1 1	0 0	1 1	0 0	0 0
S / s	G 1 K 0	0 0	1 1	0 0	1 1	1 1	1 1	" / ,	G 1 K 0	0 0	1 1	0 0	1 1	0 0	1 1
T / t	G 1 K 0	1 1	0 0	0 0	0 0	0 0	1 1	' / '	G 1 K 0	1 1	1 1	1 1	1 1	0 0	0 0
U / u	G 1 K 0	1 1	0 0	1 1	0 0	0 0	0 0	. / .	G 1 K 0	0 0	1 1	1 1	0 0	0 0	1 1
V / v	G 1 K 0	0 0	1 1	1 1	0 0	0 0	0 0	? / /	G 1 K 0	1 1	1 1	0 0	1 1	1 1	0 0

G = Großschreibung K = Kleinschreibung
ASCII-Signal ">" entspricht SELECTRIC-Signal "C" (Cent)
ASCII-Signal "<" entspricht SELECTRIC-Signal "°" (Grad)

Erläuterungen des Programm-Musters der Typen GDR 101-2701/2501

5×7-Bit-Zeichengenerator für vertikale Abtastung
GDR 101-2701

A_1	1	0	0	0	0
A_2	0	1	0	0	0
A_3	0	0	1	0	0
A_4	0	0	0	1	0
A_5	0	0	0	0	1

GDR 101-2701



5×7-Bit-Zeichengenerator für horizontale Abtastung
GDR 101-2501

GDR 101-2501

A_3	A_2	A_1
0	0	1
0	1	0
0	1	1
1	0	0
1	0	1
1	1	0
1	1	1



GDR 101
GDR 106

Zeichenwiedergabe der 5×7-Bit-Zeichengeneratoren GDR 101-2701 und GDR 101-2501









GDR 101
GDR 106

Schaltbilder für Anpassungsstufen

MOS-Betrieb



TTL-Betrieb





Transistor-Betrieb



Bestellbezeichnungen

SAJ 131 = Q67000-J126
SAJ 131 A = Q67000-J170
SAJ 135 = Q67000-J127
SAJ 135 A = Q67000-J285

SAJ 131
SAJ 131 A
SAJ 135
SAJ 135 A

Statischer Frequenzteiler 1000:1

Die Typen SAJ 131 und SAJ 135 sind statische MOS-Frequenzteiler mit dem Teilverhältnis 1000:1. Beide Bausteine sind auch mit Rückstelleingang als SAJ 131 A bzw. SAJ 135 A lieferbar. Ein Frequenzteiler mit dem Teilverhältnis 2048:1 kann auf Wunsch hergestellt werden.

L (LOW) ≙ 1
H (HIGH) ≙ 0

Anschlußanordnungen



Ansicht von oben

Gehäuse: Bauform 1 (SAJ 131, SAJ 135)



Ansicht von oben

Gehäuse: Bauform 2 (SAJ 131 A, SAJ 135 A)

Grenzdaten

		untere Grenze B	obere Grenze A	Einheit
Speisespannung	U_{DD}	−20	+0,3	V
Eingangsspannung	U_I	−20	+,03	V
Ausgangsstrom	I_Q	−2		mA
Betriebstemperatur (Bereich 1)	T_U	0	70	°C
Betriebstemperatur (Bereich 5)	T_U	−25	70	°C
Lagertemperatur	T_S	−55	125	°C

Statische Kenndaten

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_{DD}		−19	−18	−17	V
Speisestrom	I_{DD}		−4			mA
H-Eingangsspannung	U_{IH}		−2			V
L-Eingangsspannung	U_{IL}				−12	V
H-Eingangsspannung am Rücksetzeingang	U_{RH}		−2			V
L-Eingangsspannung am Rücksetzeingang	U_{RL}				−12	V
Eingangswiderstände	R_I		10			MΩ
H-Ausgangsspannung	U_{QH}	I_Q=−1,0 mA	−7			V
L-Ausgangsspannung	U_{QL}				−15	V
H-Ausgangsstrom	I_{QH}	R_Q=10 kΩ			−1	mA
L-Ausgangsstrom	I_{QL}	R_Q=10 kΩ	−10			µA

Ausgangszustand und Zählerstand sind nach Anlegen der Speisespannung nicht definiert. Bei fortlaufendem Teilbetrieb ist der Ausgangszustand »L« und nimmt nach jedem 1000. Eingangsimpuls bis zum Beginn des nächsten Eingangsimpulses den Zustand »H« an.

Dynamische Kenndaten		Prüfbedingungen	untere Grenze B	obere Grenze A	Einheit
Informationseingang					
Eingangsfrequenz [1])	f_I		0	25	kHz
Impulsbreite	t_{WLI}		10		µs
Impulspause	t_{WHI}		15		µs
HL-Übergangszeit	t_{THLI}			2	µs
LH-Übergangszeit	t_{TLHI}			2	µs
Informationsausgang					
Impulsbreite	t_{WHQ}	siehe Bild 4	5		µs
Verzögerungszeit	t_{DLH}			15	µs
HL-Übergangszeit	t_{THLQ}			5	µs
LH-Übergangszeit	t_{TLHQ}			5	µs
Rückstelleingang					
Impulsbreite	t_{WLR}		10		µs
HL-Übergangszeit	t_{THLR}			2	µs
LH-Übergangszeit	t_{TLHR}			2	µs

Rückstelleingang (SAJ 131 A, SAJ 135 A).

Das Rückstellsignal U_R ist dominierend, d.h. das Ausgangssignal liegt auf L, solange am Rückstelleingang ein H-Signal anliegt. Es muß mindestens 10 µs vor dem nächsten zu zählenden LH-Übergang des Eingangssignals beendet sein.

Ein H-Ausgangssignal wird innerhalb von 5 µs nach Anlegen des Rückstellsignals auf L zurückgesetzt.

[1]) Auf Wunsch können auch Teiler für höhere Eingangsfrequenzen (bis 200 kHz) selektiert werden.

Beschaltung

Bild 1



SAJ 131, SAJ 135

Bild 2



SAJ 131 A, SAJ 135 A

Funktionsdiagramm, 1000:1-Teiler

Bild 3



Impulsdiagramm, 1000:1-Teiler

Bild 4



SAJ 131-I
SAJ 131 A-I
SAJ 135-I
SAJ 135 A-I

Bestellbezeichnungen

SAJ 131-I: Q67000-J 569
SAJ 131 A-I: Q67000-J 547
SAJ 135-I: Q67000-J 570
SAJ 135 A-I: Q67000-J 548

Statischer Frequenzteiler 1000:1 in Ionen-Implantations-Technik

Vorläufige Daten

Die Typen SAJ 131-I und SAJ 135-I sind statische MOS-Frequenzteiler mit dem Teilverhältnis 1000:1. Beide Bausteine sind auch mit Rückstelleingang als SAJ 131 A-I bzw. SAJ 135A-I lieferbar.

Auf Wunsch können die Teiler auch für höhere Eingangsfrequenzen (bis 200 kHz) selektiert werden.

L (LOW) ≙ 1
H (HIGH) ≙ 0

Anschlußanordnung



Ansicht von oben

Gehäuse: Bauform 1 (SAJ 131-I, SAJ 135-I)



Ansicht von oben

Gehäuse: Bauform 2 (SAJ 131 A-I, SAJ 135A-I)

Grenzdaten

		untere Grenze B	obere Grenze A	Einheit
Speisespannung	U_{DD}	−15	+0,3	V
Eingangsspannung	U_I	−15	+0,3	V
Ausgangsstrom	I_Q	−1,5	0	mA
Betriebstemperatur (Bereich 1)	T_U	0	70	°C
Betriebstemperatur (Bereich 5)	T_U	−25	85	°C
Lagertemperatur	T_S	−55	125	°C

Statische Kenndaten

		Prüfbedingungen	untere Grenze B	typ	obere Grenze A	Einheit
Speisespannung	U_{DD}		−12		−9	V
Speisestrom	I_{DD}	ohne Lastwiderstand	−1	−0,5	−0,2	mA
H-Eingangsspannung	U_{IH}		−1,2		+0,3	V
L-Eingangsspannung	U_{IL}		−9		−3,5	V
H-Eingangsspannung am Rücksetzeingang	U_{RH}		−1,2		+0,3	V
L-Eingangsspannung am Rücksetzeingang	U_{RL}		−9		−3,5	V
H-Ausgangsspannung	U_{QH}	R_Q=10kΩ	−2			V
L-Ausgangsspannung	U_{QL}	R_Q=10kΩ			U_{DD}+0,1	V
H-Eingangswiderstand	R_{IH}		10			MΩ
L-Eingangswiderstand	R_{IL}		10			MΩ

Dynamische Kenndaten

		Prüfbedingungen	untere Grenze B	obere Grenze A	Einheit
Informationseingang (siehe Bild 4)					
Eingangsfrequenz	f_I		0	25	kHz
Impulsbreite	t_{WLI}		10		µs
Impulspause	t_{WHI}		15		µs
HL-Übergangszeit	t_{THLI}			2	µs
LH-Übergangszeit	t_{TLHI}			2	µs
Informationsausgang (siehe Bild 4)					
Impulsbreite	t_{WHQ}		5		µs
Verzögerungszeit	t_{DLH}	C_Q=10pF		15	µs
HL-Übergangszeit	t_{THLQ}	C_Q=10pF		5	µs
LH-Übergangszeit	t_{TLHQ}	C_Q=10pF		5	µs
Rückstelleingang					
Impulsbreite	t_{WLR}		10		µs
HL-Übergangszeit	t_{THLR}			2	µs
LH-Übergangszeit	t_{TLHR}			2	µs

Rücksetzeingang (SAJ 131 A-I, SAJ 135 A-I)

Das Rücksetzsignal U_R ist dominierend, d.h. das Ausgangssignal liegt auf L, solange am Rückstelleingang ein H-Signal anliegt. Es muß mindestens 10 µs vor dem nächsten zu zählenden LH-Übergang des Eingangssignals beendet sein.

Ein H-Ausgangssignal wird innerhalb von 5 µs nach Anlegen des Rücksetzsignals auf L zurückgesetzt.

Beschaltung

Bild 1



SAJ 131-I, SAJ 135-I

Bild 2



SAJ 131 A-I, SAJ 135 A-I

Funktionsdiagramm

Bild 3



Impulsdiagramm

Bild 4



SAJ 410-10,95

Bestellbezeichnung
SAJ 410: Q67000 L630

7-stufiger Frequenzteiler

Vorläufige Daten

Der SAJ 410 ist ein statischer Binär-Frequenzteiler in MOS-Depletion-Technik (2-fache Ionenimplantation). Er eignet sich besonders für den Einsatz in elektronischen Orgeln.

L (LOW) ≙ 1
H (HIGH) ≙ 0

Besondere Eigenschaften

Pinkompatibel zum SAJ 110 und SAJ 210
An den Ausgängen ist keine Widerstandsbeschaltung und keine Hilfsspannung erforderlich
Niedriger differentieller Ausgangswiderstand in beiden Schaltzuständen
Automatische Rücksetzung beim Anlegen der Betriebsspannung
Schutzstrukturen an allen Anschlüssen

Anwendungen:
Elektronische Orgeln
Zeitrelais
Frequenzteiler
Zähler
Verzögerungsfunktionen

Blockschaltbild und Anschlußanordnung

Ansicht von oben



T1 T7 = Teilerstufe 2:1
A = Ausgangsstufe
R = Automat. Reset

Gehäuse Bauform 7

Grenzdaten

		untere Grenze B	obere Grenze A	Einheit
Spannung an allen Anschlüssen (bezogen auf U_{SS}=0V)	U	−15	+0,3	V
Ausgangsstrom pro Stufe	I_Q	−3,5	+3,5	mA
Betriebstemperatur	T_U	−25	+70	°C
Lagertemperatur	T_S	−55	+125	°C

Kenndaten pro Stufe

		Prüfbedingungen	untere Grenze B	obere Grenze A	Einheit
Speisespannung	U_{DD}		−14,4	−9,6	V
Stromaufnahme bei					
Ausgang low		U_{DD}=−12V	−6	−3	mA
Ausgang high			−6	−3	mA
L-Eingangsspannung	U_{IL}			−5	V
H-Eingangsspannung	U_{IH}		−1,2		V
Eingangswiderstand	R_I		1		MΩ
Eingangsfrequenz	f_I			100	kHz
Übergangszeit	t_{TI}			40	µs
differentieller Ausgangswiderstand	r_Q	U_{DD}=−12V		800	Ω
L-Ausgangsspannung	U_{QL}			−9	V
H-Ausgangsspannung	U_{QH}		−1		V

Der Ausgang wechselt seinen Zustand mit dem LH-Übergang des Eingangssignals.

Rücksetzen:
Beim Anlegen der Speisespannung U_{DD} entsteht ein Rücksetzsignal, das alle Ausgänge auf H-Potential setzt. Die maximal zulässige Anstiegsgeschwindigkeit von U_{DD} ist dabei 10 V/3 µs. Wenn eindeutig zurückgesetzt werden soll, dürfen während des Rücksetzvorganges an den Eingängen keine LH-Übergänge auftreten. Der Rücksetzvorgang ist beendet, sobald die Speisespannung den Betriebsbereich erreicht.
Auf Wunsch und bei Abnahme von Mindeststückzahlen kann der SAJ 410 auch im DIL-Gehäuse bzw. mit einer geringeren Stromaufnahme pro Stufe geliefert werden.

Unsere Geschäftsstellen in der Bundesrepublik Deutschland und West-Berlin

1000 Berlin 11
Schöneberger Straße 2–4
Postfach
Tel. 255-1, FS 183766

2800 Bremen 1
Contrescarpe 72
Postfach 127
Tel. 364-1, FS 245451

4600 Dortmund 1
Märkische Straße 8–14
Postfach 658
Tel. 548-1, FS 822312

4000 Düsseldorf 1
Lahnweg 10
Postfach 1115
Tel. 3030-1, FS 8581301

4300 Essen 1
Kruppstraße 16
Postfach 22
Tel. 2013-1, FS 857437

6000 Frankfurt (Main) 1
Gutleutstraße 31
Postfach 4183
Tel.262-1, FS 414131

2000 Hamburg 1
Lindenplatz 2
Tel. 282-1, FS 2162721

3000 Hannover 1
Am Maschpark 1
Postfach 5329
Tel. 199-1, FS 922333

5000 Köln 1
Franz-Geuer-Str. 10
Postfach 101688
Tel. 576-1, FS 8881005

6800 Mannheim 1
N 7.18
Postfach 2024
Tel. 296-1, FS 462261

8000 München 80
Richard-Strauss-Straße 76
Postfach 202109
Munchen 2, Postfach 202109
Tel. 9221-1, FS 529421

8500 Nürnberg 2
Von-der Tann-Str. 30
Postfach 2429
Tel. 654-1, FS 622251

6600 Saarbrücken 3
Martin-Luther-Straße 25
Postfach 359
Tel. 3008-1, FS 4421431

7000 Stuttgart 1
Geschwister-Scholl-Straße 24
Postfach 120
Tel. 2076-1, FS 723941

Unsere Geschäftsstellen im Ausland

Europa

Belgien
Siemens Société Anonyme
Chaussée de Charleroi 116
B-1060 Bruxelles
Tel. (02) 37 31 00, Telex 21347

Bulgarien
RUEN
Technisches Beratungsbüro
der Siemens AG
ulia Rakowski 133
Sofia
Tel. 879331, Telex 22763

Dänemark
Siemens Aktieselskab
Blegdamsvej 124
DK-2100 Kopenhagen Ø
Tel. 2611 22, Telex 22313

Finnland
Siemens Osakeyhtiö
Mikonkatu 8
SF-00101 Helsinki 10
(PL 8)
Tel. 10714, Telex 12465

Frankreich
Siemens S.A.
39 Boulevard Ornano
F-93203 Saint-Denis
Tel. 2433020, Telex 62853

Griechenland
Siemens Hellas E.A.E.
Voulis 7
Athen 125 (P.O.B. 601)
Tel. 3243-211/19, Telex 216291

Großbritannien
Siemens Ltd.
Great West House,
Great West Road
Brentford/TW8 9DG
Tel. (01) 568 91 33, Tx 23176

Irland
Siemens Ltd.
8, Raglan Road
Dublin 4
Tel. 684727, Telex 5341

Island
Smith & Norland H/F
Sudurlandsbraut 4
Reykjavik (P.O.B. 519)
Tel. 38320, Telex 2055

Italien
Siemens Elettra S.p.A.
Via Vittor Pisani 20
I-20124 Milano
(Casella Postale 4183)
Tel. 6248, Telex 31585

Jugoslawien
Generalexport
Djure Djakovicà 31
YU-11000 Beograd
(Postanski fah 223)
Tel. (011) 764622, Tx 11287

Luxemburg
Siemens Société Anonyme
17, Rue Glesener
Luxembourg (P.B. 1701)
Tel. 497111, Telex 430

Niederlande
Siemens Nederland N.V.
Prinses Beatrixlaan 26
Den Haag 2077 (Postbus 1068)
Tel. 782782, Telex 31373

Norwegen
Siemens A/S
Ostre Aker Vei 90
N-Oslo 5
(Postboks 10, Veitvet)
Tel. 153090 Telex 18477

Österreich
Siemens Aktiengesellschaft
Österreich
A-1030 Wien, Apostelgasse 12
(A-1031 Wien, Postfach 326)
Tel. 7293-0, Telex 11866

Polen
PHZ Transactor S.A.
ul. Olszewska 8
PL-00957 Warszawa
(P.O.B. 30)
Tel. 455201, Telex. 813288

Portugal
Siemens S.A.R.L.
Av. Almirante Reis, 65
Lisboa-1 (Apartado 1380)
Tel. 538805, Telex. 1563

Rumänien
Siemens birou
de consultatii tehnice
Str. Jules Michelet Nr. 15–17
Bucuresti
Tel. 151825, Telex 473

Schweden
Siemens AB
Norra Stationsgatan 63–65
Stockholm
(Fack, S-104 35 Stockholm 23)
Tel. 229680, Telex 1880/81

Schweiz
Siemens Albis AG
CH-8021 Zürich
(CH-8021 Zürich, Postfach 605)
Löwenstraße 35
Tel. (051) 230352, Telex 52131

Spanien
Siemens S.A.
Calle Orense 2,
Madrid-20 (Apartado 155)
Tel. 4582500, Telex 27769

Tschechoslowakei
EFEKTIM a.S.
Technisches Beratungsbüro
Siemens AG
Václavské námesti 1
CS-11000 Praha 1
(P.O.B. 457)
Tel. 244632, Telex 1-2289

Türkei
Simko Ticaret ve Sanayi A.S.
Meclisi Mebusan Cad. 55
Istanbul/Findikli
(P.K. 64 Tophane)
Tel. 452090, Telex 22290

Ungarn
Intercooperation AG,
Siemens Kooperationsabteilung
Böszörményi út 9-11
H-1126 Budapest
(P.O.B. 1525, Budapest 114)
Tel. 154970, Telex 22-4133

Union der Sozialistischen Sowjetrepubliken
Siemens Büro
Kalantschjevskaja Str. 21/40,
Hotel »Leningradskaja«
Zimmer 301
Moskau/UdSSR
Tel. 2235257, Telex 7-413

Afrika

Ägypten
Siemens Resident Engineers
Chérif Street No. 26b
Cairo (P.O.B. 775)
Tel. 54932

Algerien
Siemens Algérie S.A.R.L.
3, Viaduc du Duc des Cars
Alger (B.P. 51 Alger-Gare)
Tel. 639547, Telex 52817

Äthiopien
Siemens Ethiopia Ltd.
Ras Bitwoded Makonen Building
Addis Abeba (P.O.B. 5505)
Tel. 443447, Telex 21052

Libyen
Assem Azzabi Tariq Building
Tripoli (P.O B. 2252)
Tel. 38077

Marokko
Siemens Maroc S.A.R.L.
Rue Lafuente
Casablanca
Tel. 261382/83/84, Telex 21914

Südafrika
Siemens (Proprietary) Limited
Biccard Streets, Braamfontein
Johannesburg (P.O.B. 4583)
Tel. 7252500, Telex 43-7721

Sudan
Electric &General
Contracting Co.
Barlament Street
Khartoum (P.O.B. 1202)
Tel. 80576

Tunesien
Sitelec S.A. Société
d'Importation
et de Travaux d'Electricité
26, Avenue Farhat Hached
Tunis
Tel. 242860, Telex 326

Zaire
Siemens Zaire S.P.R.L.
Kinshasa 1 (B.P. 9897)
Tel. 24374, Telex 377

Amerika

Argentinien
Siemens S.A.
Av. Presidente Julio A. Rocca 530
Buenos Aires
(Casilla Correo Central 1232)
Tel. 300411, Telex 121812

Bolivien
Sociedad Comercial
é Industrial Hansa Ltda.
C. Mercado esquina Yanacocha
La Paz (Cajón Postal 1402)
Tel. 54426, Telex 5261

Brasilien
Siemens S.A.
BR-05069 Sao Paulo 10, SP
(Caixa Postal 1375,
Sao Paulo 1, SP)
Tel. 2602611, Telex 21636

Chile
Gildemeister S.A.C.
Amunátegui 178
Santiago de Chile
(Casilla 99-D)
Tel. 82523, Telex SGO 392

Kanada
Siemens Canada Limited
7300 Tuans-Canada Highway
Pointe Claire, Québec
(P.O.B. 7300,Pointe Claire 700)
Tel. (514) 695-7300,
Telex 5267300

Kolumbien
Siemens S.A.
Carrera 65, No. 11-83
Bogota 6
(Apartado Aéreo 80150)
Tel 614077, Telex 44750

Mexiko
Siemens S.A.
Calle Poniente 116, No. 590
Mexico 15, D.F.
(Apartado Postal 15064)
Tel. 5670722, Telex 1772700

Uruguay
Conatel S.A.
Montevideo
Ejido 1690
(Casilla de Correo 1371)
Tel. 917331, Telex 398 134

Venezuela
Siemens S.A.
Avenida Principal,
Urbanización Los Ruices
Caracas 107
(Apartado 3616, Caracas 101)
Tel 348531, Telex 22831

Vereinigte Staaten von Amerika
Siemens Corporation
186 Wood Avenue South
Iselin, New Jersey 08830
Tel. (201) 494-1000
Telex WU 84-4491, 84-4492

Asien

Afghanistan
Siemens Afghanistan Ltd.
Alaudin, Karte 3
Kabul (P.O.B. 7)
Tel. 41460

Unsere Geschäftsstellen im Ausland

Bangladesh
Siemens Dacca
74, Dilknsha Commercial Area
Dacca
(P.O.B. 33, Ramna, Dacca)
Tel. 244381, Telex 24

Birma
Siemens Resident Engineer
185–187, Maha Bandoola Street
Rangoon (P.O.B. 1427)
Tel. 10522, Telex 2009

Honkong
Jebsen &Co.
Prince's Bldg.
Hong Kong (P.O.B. 97)
Tel. 5225111, Telex HX 3221

Indien
Siemens India Ltd.,
Head Office
134 A. Dr. Annie Besant
Road, Worli
Bombay 400018 (P.O.B. 6597)
Tel. 379981, Telex 011-2373

Indonesien
Siemens Indonesia
Kebon Sirih 4
Jakarta (P.O.B. 2469)
Tel. 51051, Telex 114111

Iran
Siemens Sherkate
Sahami Khass
Kh. Takhte-Djamshid No. 32
Siemenshaus
Teheran 15
Tel. 6141, Telex 2351

Israel
Inverko Ltd.
72–76 Harakevet Street
Tel-Aviv 61000 (P.O.B. 2385)
Tel. 31844, Telex 033-513

Japan
Nippon Siemens K.K.
Furukawa Sogo Building,
5th floor
6-1, Marunouchi, 2-chome
Chiyoda-ku
Tokyo 100
(Central P.O. Box 1144
Tokyo 100-91)
Tel. (03) 2140211, Telex 22808

Jemen
Tihama Tractors
& Engineering Co. Ltd.
Sana'a (P.O.B. 49)
Tel. 2462, Telex 217

Korea (Republic)
Siemens Electrical
Engineering Co. Ltd.
75, Susomun-dong, Sudaemun-ku
Seoul (I.P.O.B. 3001)
Tel. 241558, Telex 2329

Kuwait
Abdul Aziz M.T. Alghanim,
Co. & Partners, Al-Sour Street
Kuwait, Arabia (P.O.B. 3204)
Tel. 423336, Telex 2131

Libanon
Ets. F.A. Kettaneh S.A.
(Kettaneh Frères)
Rue du Port
Beyrouth (P.O.B. 242)
Tel. 221180, Telex 20614

Malaysia
Guthrie Waugh Engineering
(Malaysia) Sdn. Berhad
17, Jalan Semangat
Petaling Jaya (P.O.B. 30)
Tel. Kuala Lumpur 773344,
Telex Gutwaugh KL 385

Pakistan
Siemens Pakistan
Engineering Co. Ltd.
Ilaco House
Abdullah Haroon Road
Karachi (P.O.B. 7158)
Tel. 516061, Telex 820

Philippinen
Engineering Equipment, Inc.
2280 Pasong Tamo Extension
Makati, Rizal
(P.O.B. 699-M, Makati
Commercial Center)
Tel. 854010/19, Tx EEC 3695

Saudi-Arabien
E.A. Juffali & Bros.
Head Office
King Abdul-Aziz-Street
Jeddah (P.O.B. 1049)
Tel. 22222

Singapur
Guthrie Waugh (Singapore)
Pte. Ltd.
41, Sixth Avenue
Bukit Timah Road
Singapore 10
(P.O.B. 495, Singapore 1)
Tel. 662555,
Telex Jardine RS 21311

Syrien
Syrian Import,
Export & Distribution
Co., S.A.S. SIEDCO
Port Said Street
Damas (P.O.B. 363)
Tel. 13431/33

Taiwan
Delta Engineering Ltd.
42, Hsu Chang Street,
8th floor
Taipei (P.O.B. 58497)
Tel. 362872, Telex 21826

Thailand
B. Grimm & Co. R.O.P.
1643/4, Petchburi Road
Bangkok (P.O.B. 66)
Tel. 54081, Telex 2614

Australien

Australien
Siemens Industries Ltd.
544 Church Street, Richmond
Melbourne, Victoria 3121
Tel. 420291, Telex 30425

Neuseeland
Frederick Barker Ltd.
Liaison Representative
2 Cable Car Lane
Wellington (P.O.B. 74)
Tel. 40415

SIEMENS

Bestell-Nr. B 12/1201
Printed in West Germany
Richterdruck Würzburg
KG 3/435